EMIB-T（嵌入式多芯片互连桥–分块化）
1. 3 秒看懂
EMIB‑T 是 Intel 在 2.5D 封装技术上的第三代演化：将极小而密集的硅桥片直接嵌入有机封装基板，局部实现芯片到芯片的极高密度布线，使 CPU、GPU、HBM 等不同晶粒可以像拼积木一样高效拼接，功耗与成本远低于传统大面积硅中介层方案。
2. 3 分钟产业解释
它是什么
EMIB‑T 全称“嵌入式多芯片互连桥 – 分块化”（Embedded Multi‑die Interconnect Bridge – Tiled），本质是一种硅桥基的 2.5D 异构集成封装。 在标准有机基板中埋入数个微小的硅桥片，每个桥片仅连接两颗相邻芯片的特定区域，其余部分仍采用传统封装走线。其关键特征在于硅桥被“分块”而非跨越大面积的单片中介层，从而在保持高互连密度的同时大幅节省昂贵的前道制程成本。
为什么 2026‑2030 重要
- 性能/功耗与成本的破局 单芯片微缩已逼近物理极限，Chiplet 架构成为 HPC 与 AI 芯片的主流路径。EMIB‑T 能以低于 0.5 pJ/bit 的能效和每平方毫米超 2 Tbps 的带宽连接多个计算晶粒和 HBM 堆叠，且去除大面积硅中介层后，单颗芯片封装成本可降低 30%‑50%（Intel 2024 Architecture Summit 口径），对大规模 AI 集群的 TCO 至关重要。
- 良率与扩展性优势 无需整片硅中介层意味着没有超大硅片所带来的缺陷风险，也更容易在同一个封装中集成更多 HBM 堆叠。当 HBM 数量从 4 个增长至 8 个甚至 12 个时，与传统中介层方案相比，EMIB‑T 所增加的额外成本几乎呈线性控制，而不是指数级上升。
- 生态战略 EMIB‑T 是 Intel IDM 2.0 战略下 IFS（Intel Foundry Services）的核心差异化竞争力，也是其与 Foveros 3D 堆叠形成“2.5D + 3D”组合拳的关键一环，直接影响 Intel 能否在先进封装代工市场从台积电手中夺取份额。
CAGR 预期
参考 野村证券（Nomura）2026 年 6 月《先进封装行业深度报告》 及 Yole Intelligence 等机构共识，2026‑2030 年整体 2.5D/3D 封装市场的年复合增长率预计超过 20%。EMIB‑T 所属的嵌入式桥接方案因成本优势，增速可能高于细分市场平均水平，但公开机构尚未发布针对 EMIB‑T 单独的市场规模预测。
3. 技术原理
- 分块化硅桥架构 与传统 EMIB 相比，EMIB‑T 将硅桥切成更小的独立单元，单个桥片的尺寸多在 1 mm × 2 mm 至 3 mm × 5 mm 之间（Intel 2024 白皮书）。每个桥片只承载一条或数条宽并行总线，如 UCIe、Intel 私有物理层，专门连接两块芯片的局部区域。这种“按需分配”的桥接方式允许在同一基板内混合使用不同工艺、不同功能的桥片，布局自由度远远大于一整块硅中介层或大尺寸桥。
- 极高密度再布线 硅桥内部采用多层 damascene 铜互连，最小线宽/线距（L/S）可达 0.8/0.8 µm 或更精细（台积电 CoWoS‑S 约为 1.5/1.5 µm；Intel 公布数据，2024），微凸块间距缩小至 45 µm 以下，使每平方毫米桥面积可容纳超过 20 万条连接线。由此实现单桥 2.5‑3.2 Tbps/mm 的线性带宽，功耗 0.3‑0.4 pJ/bit（Intel 2024，实测功耗视 PHY 速率及负载而定）。
- 嵌入集成工艺 硅桥被埋入有机基板的上层，四周填充 ABF（Ajinomoto Build‑up Film）介质并通过微孔与基板层间导通。芯片通过微凸块直接压在硅桥上，其余 I/O 则通过标准倒装焊连接基板。整个流程兼容现有有机基板生产线，只需增加桥片贴装和高精度对位步骤，无需开发全新大型面板。
4. 关键参数
以下为 Intel 公开技术文档或行业会议中披露的参考值，具体量产产品可能因配置而异。
| 参数 | 指标值 | 说明与来源 |
|---|---|---|
| 硅桥 L/S | 0.8/0.8 µm | Intel 2024 技术峰会；实测最小尺寸受限于光刻能力 |
| 微凸块间距 | 45 µm 或更小 | Intel EMIB‑T 白皮书（2024）；未来可能缩至 36 µm |
| 单桥带宽 | 2.5‑3.2 Tbps/mm | 基于 UCIe‑Advanced 物理层，Intel 演示 |
| 能效 | 0.3‑0.4 pJ/bit | 包含桥片内功耗与接口串扰，Intel 2024 |
| 最大桥片数量 | 未公开硬性上限 | 已展示的 Ponte Vecchio/PVC 类芯片使用 10+ 片桥；Falcon Shores 预计更多 |
| 单封装 HBM 支持 | 可达 8‑12 个堆叠 | 取决于基板尺寸和热设计；公开资料未见 12 个以上量产实例 |
| 桥片制造工艺 | Intel 7 / Intel 4 / TSMC N6 等 | 可用成熟工艺，无需前沿节点，有利于降本 |
| 封装尺寸上限 | 约 55×55 mm（有机基板） | 受限于当前高端 HDI 基板能力；公开资料未见更大商用案例 |
上表数字若无特别标注，均来自 Intel 在 2024‑2025 年间的公开技术演讲和白皮书；“最大”数值为当时公布的工程能力，不代表商用产品承诺。
5. 技术路线
- 初代 EMIB（2017‑2019）： 单体硅桥、连接两颗芯片，仅支持定制 I/O 协议，带宽约 1 Tbps/mm；用于 Stratix 10 FPGA 等低集成产品，验证了嵌入式桥接概念。
- 第二代 EMIB（2020‑2023）： 桥片面积扩大，支持多桥片阵列，引入对 HBM 的 UCIe 兼容物理层，带宽提升至 ~2 Tbps/mm；代表产品为 Ponte Vecchio GPU。
- EMIB‑T（2024‑2025）： 正式提出“分块化”理念，硅桥微缩并标准化，支持多协议、多工艺桥混贴。带宽达到 ~3.2 Tbps/mm，能效优化至 0.3 pJ/bit 水平。首批量产用于 Intel 自有的数据中心 GPU 和 AI 加速器。
- 未来演进（2026‑2030）：
- EMIB‑A（暂称）：优化桥内布线，将间距推至 30 µm 以下，进一步扩展 HBM 数量至 16 站。
- Hybrid Bonding 融合：Intel 已在 Foveros Direct 中实现了 10 µm 以下间距的 Cu‑Cu 混合键合，预计 2028 年前后将该技术与 EMIB 结合，打造无微凸块的硅桥互连，单比特功耗将降至 <0.1 pJ/bit。
- 泛用化：Intel 计划通过 IFS 将 EMIB‑T 开放给第三方设计，允许客户自定义桥片 PHY，届时可能形成类似“桥片 IP 授权+代工”的模式，与台积电 CoWoS‑L 等形成正面竞争。
6. 上游
EMIB‑T 的产业链上游涵盖硅桥制造、高密度有机基板、关键材料及设备四大板块。
6.1 硅桥制造
- Intel 自供：现阶段几乎全部硅桥由 Intel 自有晶圆厂（Fab 42/34 等）使用 Intel 4 或成熟节点制造，属于 IDM 内部产能。Intel 尚未披露外部代工比例，公开资料未见台积电等为 Intel 量产 EMIB 桥片的公告。
- 潜在代工来源：若 IFS 向外授权，桥片可由任意代工厂制造，但需适配 Intel 的基板设计与贴装规范。行业推测台积电、三星等不排除为自家产品开发类似硅桥方案。
6.2 高密度有机封装基板
EMIB‑T 要求基板在硅桥嵌入区域具备极其精细的凹槽和布线，目前主要由日系和台系厂商提供。
- Ibiden（揖斐电，4062.T）：ABF 载板龙头，为 Intel 高端封装长期核心供应商，2024 年估测占 Intel 先进基板采购量约 40%（Prismark 2024 报告估算值）。
- Shinko Electric（新光电气，6967.T）：提供超多层 HDI 有机基板，2024 财年载板业务收入约 3,800 亿日元（Shinko 年报），Intel 为其主要客户之一。
- Unimicron（欣兴电子，3037.TW）：ABF 载板产能快速扩张，已进入 Intel EMIB 基板供应链，2025 年一季度先进载板占其营收 35%（公司报）。
- AT&S（ATS.VI）：欧洲高端基板制造商，主要为数据中心客户提供大尺寸 FC‑BGA 基板，已与 Intel 合作开发用于 EMIB‑T 的下一代基板。
6.3 关键材料
- ABF 膜（味之素堆积膜）：味之素（Ajinomoto） 垄断高端 ABF 绝缘膜市场，近乎全部供应。2024 财年相关电子材料收入约 1,200 亿日元（味之素年报），预计伴随先进封装需求持续扩产。
- 高纯度硅与光刻胶：桥片制造所需硅片和多层光刻材料与标准晶圆厂一致，供应商包括 信越化学、SUMCO、JSR、东京应化 等，无特殊限制。
- 微凸块电镀液与助焊剂：主要由 MacDermid Alpha、Uyemura、Merck 等提供，无单一依存度。
6.4 设备
- 光刻与检测：硅桥需多层光刻，设备来自 ASML（深紫外光刻）、Nikon。先进封装缺陷检测需要高精度 AOI，KLA、Onto Innovation 提供相应机台。
- 贴片与键合：硅桥贴装精度要求 ≤ 1 µm，ASMPT、Kulicke & Soffa（K&S）、Besi 均有专用设备；Intel 亦大量使用自研的高精度固晶机。
- 电镀与刻蚀：遵循标准先进封装设备体系，应用材料（AMAT）、Lam Research、东京电子 为主要供应商。
7. 下游
EMIB‑T 下游需求高度集中在超大规模数据中心和 AI 训练/推理市场。
- CPU‑GPU/HBM 异构计算 代表：Intel Falcon Shores XPU、下一代 Xeon 6 的 AP（All‑Purpose）封装。通过 EMIB‑T 将多个计算晶粒和 HBM 堆叠集成在同一基板，面向高性能计算和 AI 集群。
- AI 加速器与 ASIC Intel Gaudi 系列（2025 年以后型号）据信使用 EMIB‑T 连接矩阵引擎和 HBM，以实现高内存带宽。潜在外部客户包括云厂商自研 AI 芯片（如 AWS Trainium、Google TPU，但公开资料未见其采用 EMIB‑T 的具体案例）。
- FPGA 与网络交换芯片 Stratix 10 等早期 FPGA 已证明 EMIB 概念，未来网络交换芯片（Intel Tofino 系列）可能采用 EMIB‑T 连接高带宽 SerDes 晶粒，但尚未公布产品。
- 车载与边缘 受限于成本与热环境，3‑5 年内 EMIB‑T 在车规和边缘 AI 的用量极小，公开资料未见量产案例。
下游需求的核心驱动是 HBM 带宽和数量需求：每额外增加一组 HBM，传统方案成本与面积惩罚加速上升，而 EMIB‑T 的增量成本相对平坦，这使其在 8 个及以上 HBM 的配置中尤为经济。
8. 受益公司
根据野村证券 2026 年 6 月报告及相关产业分析，以下公司处于 EMIB‑T 产业辐射圈内：
- 技术主导与集成：Intel（INTC），既是技术开发者又是 IFS 代工服务的提供方。
- 高密度基板：Ibiden（4062.T）、Shinko Electric（6967.T）、Unimicron（3037.TW）、AT&S（ATS.VI） 直接受益于封装基板规格提升与用量增加。
- ABF 材料：味之素（Ajinomoto，2802.T） 垄断供给，需求确定性高。
- 先进封装设备：Kulicke & Soffa（KLIC）、ASMPT（0522.HK）、Besi（BESI.AS） 因高精度贴装需求增长；应用材料（AMAT）、Lam Research 受益于硅桥制造与微凸块工艺。
- EDA 与 IP：Cadence（CDNS）、Synopsys（SNPS） 提供 2.5D 协同设计、信号/电源完整性仿真工具，是设计端不可或缺的角色。
- HBM 厂商：SK 海力士（000660.KS）、三星电子（005930.KS）、美光（MU） 间接受益于更多 HBM 堆叠的封装架构。
- 封测服务商：日月光投控（3711.TW）、安靠（AMKR） 若获得 Intel 委外代工或类似技术授权，可能参与 EMIB‑T 后道组装，但目前 EMIB‑T 后段主要仍由 Intel 内部封测厂完成，公开资料未见分包公告。
此处列举仅为产业环节梳理，不构成任何买卖或评级建议。
9. 市场规模
由于 EMIB‑T 仅是 2.5D 封装中的一个具体技术品牌，未有独立统计，通常将其纳入 2.5D/3D 先进封装统一口径。
| 指标 | 数值 | 口径与来源 |
|---|---|---|
| 2.5D/3D 封装市场规模（2025E） | ~120 亿美元 | Yole Intelligence《2.5D & 3D Packaging Market》2025 年报告，含 CoWoS、InFO、EMIB、I‑Cube 等 |
| 2029‑2030E 规模 | ~300‑350 亿美元 | 同源预测，CAGR 约 22‑25%（2025‑2030） |
| EMIB‑T 相关细分 | 未单独披露 | 野村证券估算，嵌入式桥接技术在 2.5D 市场中的渗透率 2025 年约 10%，2030 年可升至 25% 以上（野村 2026 年 6 月），对应金额约为 2025 年 12 亿美元、2030 年 75‑88 亿美元；但该预测基于假设，未获 Intel 确认 |
| Intel 先进封装营收 | 未单独拆分 | Intel 财报将封装收入并入“Intel Products”或“IFS”，公开资料未见 IFS 封装业务独立数据 |
以上数据均源自第三方研究，实际市场发展可能因客户导入速度、地缘政策等因素偏离预期。
10. 玩家对比
| 维度 | Intel EMIB‑T | TSMC CoWoS‑S / CoWoS‑L | Samsung I‑Cube / X‑Cube |
|---|---|---|---|
| 互连方式 | 嵌入式分块硅桥 | 大面积硅中介层 (S) 或局部硅桥+LDI (L) | 硅中介层或桥片（I‑Cube 2.5D），同时在 3D 布局 |
| L/S 精度 | 0.8/0.8 µm（桥内） | CoWoS‑S 约 1.5/1.5 µm；CoWoS‑L 桥部分接近 0.8 µm | 公开资料不详 |
| 单桥带宽 | 2.5‑3.2 Tbps/mm | CoWoS‑L 桥约 2 Tbps/mm | 约 1.5‑2 Tbps/mm（业内估算） |
| HBM 最大连接数 | 工程展示 8‑12 个 | CoWoS‑S 量产可达 12 个；CoWoS‑L 目标 12‑16 个 | I‑Cube 2.5D 已展示 8 个 HBM |
| 封装成本（近似） | 较 CoWoS‑S 低 30‑50%，无大面积硅中介层 | CoWoS‑S 成本较高，主要来自中介层硅片和良率损失 | 介于二者之间 |
| 典型应用 | Intel 自己 GPU、XPU、HPC | 英伟达 H100/B200、AMD MI300 系列等 | 三星 Exynos 及部分客户 ASIC |
| 生态系统 | 当前以 Intel 内部为主，起步晚 | 极其成熟，客户覆盖全球 | 相对封闭，以三星自家及少数客户为主 |
对比数据来自各公司 2024‑2025 技术大会及第三方机构测算，具体产品配置下数值可能存在差异。
11. 风险
- 技术成熟度风险 硅桥贴装良率与长期可靠性测试仍在积累中。若桥片微凸块出现疲劳断裂或桥‑基板界面分层，可能影响服务器芯片寿命，而该类问题在超大尺寸封装中会被放大。
- 竞争替代风险 台积电 CoWoS‑L 已引入类似局部硅桥概念，并享有庞大的客户基础与 IP 生态，可能在同等性能下更快达到规模经济。此外，Universal Chiplet Interconnect Express (UCIe) 标准推进也可能降低对特定互连方案的依赖，使客户更易在设计阶段切换封装平台。
- 客户集中与采用度 当前 EMIB‑T 客户几乎完全依赖 Intel 内部产品线，外部代工采纳进度缓慢。若 IFS 未能如期获得大型云厂商或 GPU 巨头订单，产能利用率将承压，成本优势难以体现。
- 基板供应瓶颈 先进 ABF 基板目前高度集中于日系厂商，扩产周期长且受地缘政治扰动。基板供给吃紧或涨价会削弱 EMIB‑T 相对于 CoWoS‑S 的成本优势。
- 地缘政治与出口管制 先进封装设备及硅桥制造可能受到美国出口管制政策影响，限制向特定区域客户出货，从而影响 Intel 的 IFS 全球拓展。
12. 误读纠偏
- “EMIB‑T 是 3D 封装” EMIB‑T 属于 2.5D 集成，芯片之间通过硅桥水平连接，未做垂直堆叠。只有当 EMIB‑T 与 Foveros（真正 3D 堆叠）结合时才构成混合维度方案。
- “EMIB‑T 能替代所有中介层” 在中低密度互连场景或小型芯片上，传统的有机基板扇出或低成本中介层仍有成本优势，EMIB‑T 主要针对高带宽、多 HBM 的超大规模封装。
- “Intel 的 EMIB‑T 完全对标台积电 CoWoS” 二者的设计理念不同：CoWoS 是大一统中介层提供统一互连矩阵，EMIB‑T 则将互连分解为局部硅桥，更强调按需桥接。客户需根据自身芯片拓扑选择，而非简单替代。
- “使用了 EMIB‑T 就不再需要先进基板” 硅桥只解决局域高密度互连，其余大部分走线依然依赖高端的 ABF 有机基板，基板的层数、平整度和介电性能仍是关键。
- “EMIB‑T 只属于 Intel，第三方无法使用” Intel 已将 EMIB‑T 纳入 IFS 菜单，向客户开放，但设计规则与 PDK 受限，短期仍以 Intel 为绝对主导。未来可通过产业联盟开放，但目前仍非完全开放标准。
13. 最新事件
- 2025 年 Q3：Intel 发布代号 Granite Rapids‑AP 的至强 6 处理器，官方确认采用 EMIB‑T 连接多个计算晶粒及 HBM（Intel 产品页），这是 EMIB‑T 首次大规模商用于数据中心 CPU。
- 2026 年 2 月：Intel IFS 在 Direct Connect 大会上宣布与一家“大型云服务商”签署先进封装合作备忘录，涵盖 EMIB‑T 与 Foveros。客户名称未披露，工业界推测为北美头部 CSP。
- 2026 年 6 月（截至本文更新日）：野村证券发布专题报告，系统评估 EMIB‑T 的产业影响，并对基板与材料板块给出长期增长框架。同时，Ibiden 在 2026 年投资者日中将“嵌入式桥接基板”列为下一代成长支柱。
- 公开资料未见 EMIB‑T 被非 Intel 产品商用量产的具体型号公告。
14. 跟踪指标
- Intel IFS 封装营收：关注 Intel 季度财报中 IFS 分部的销售额及先进封装所占比重，可间接评估外部客户导入进度。
- ABF 载板大厂资本支出与订单：Ibiden、Shinko、Unimicron 的 ABF 基板季报出货量、ASP 变化，以及新建产能线是否面向 Intel 嵌入式桥接规格。
- Yole Intelligence / Prismark 年度报告：跟踪 2.5D/3D 封装市场总量、嵌入式桥接渗透率预测更新。
- Intel 产品路线图：Falcon Shores 迭代、Xeon 平台参数（HBM 堆叠数、带宽）是否持续上探，可反映 EMIB‑T 的节奏。
- HBM3/4 标准与 UCIe 联盟：HBM 标准每代位宽和栈数变化将影响桥片设计；UCIe 连接线规格若完全标准化可能降低 EMIB‑T 定制 IP 的壁垒。
- 竞争对手进展：台积电 CoWoS‑L 良率、三星 I‑Cube 的客户采用、AMD/英伟达的封装选项变化，是评估竞争格局的核心指标。
- 设备商订单（K&S、ASMPT）：高精度贴片设备的交付节奏，往往领先量产 2‑3 个季度，可作为 EMIB‑T 扩产的先验信号。
15. 信源
- 野村证券《Advanced Packaging: EMIB‑T Ignites the Next Phase》2026 年 6 月 2 日。
- Intel Technology “EMIB‑T Architecture White Paper”，2024 年 9 月（Intel 官网）。
- Intel Architecture Summit 2024 会议演示文稿，2024 年 9 月。
- Yole Intelligence《2.5D & 3D Packaging Market Monitor》2025 年 Q2 版；《Advanced Packaging Quarterly Market Monitor》2026 年 Q1 更新。
- Prismark Partners《 PCB & IC Substrate Industry Report 》2024 年 Q4。
- 味之素集团 2025 财年（截至 2025 年 3 月）业绩说明材料。
- Shinko Electric 2025 年 3 月期决算简报。
- Unimicron 2025 年第一季度法人说明会资料。
- Kulicke & Soffa、ASMPT 季度财报及投资者简报（2025‑2026）。
- 台积电 技术论坛 2025 年北美场公开演讲。
- Samsung Foundry SAFE 论坛 2025 年技术文档。
- 公开市场研究 如 Intel、Cadence、Synopsys 等官方博客与技术文章。
本文所有数据均截至 2026 年 6 月 3 日，部分预测性数字基于公开第三方研究，不构成对未来表现的陈述。所有公司名称仅用于产业环节描述，不代表任何投资建议。