硅光子 SiPh

3 秒看懂

一句话：利用成熟CMOS半导体工艺，在SOI晶圆上制造集成光子回路，以光信号替代电信号进行芯片间与芯片内的高速数据传输，是AI算力集群、数据中心互联和未来光计算的核心“光引擎”技术。

关键标签：AI算力互联瓶颈的物理极限解、共封装光学(CPO)核心使能技术、与CMOS工艺深度兼容、规模化降本路径明确、2026-30年Tbps级光互连主流方案。

适用范围：本概念聚焦于基于SOI平台的硅光子集成技术，涵盖光引擎芯片设计、晶圆代工、先进封装到光模块集成的完整产业链，重点关注其在AI数据中心互连、CPO和下一代计算架构中的应用。

3 分钟产业解释

它是什么？

SiPh(Silicon Photonics)SOI是一种在绝缘体上硅晶圆上制造光子集成电路(PIC)的技术体系。其本质是在指甲盖大小的硅芯片上，利用与制造CPU/GPU相同的CMOS工艺，蚀刻出纳米级精度的光波导、调制器、分束器、波分复用器等光学结构，同时集成锗光电探测器和III-V族激光器，形成完整的光信号收发与路由系统。

SOI(Silicon-on-Insulator)晶圆是该技术的材料基石——顶层硅(典型厚度220nm或3μm)作为光传输介质、埋氧层(二氧化硅，典型厚度2-3μm)提供光限制、底层硅作为机械支撑。这种“三明治”结构利用硅与二氧化硅间的高折射率差(Δn≈2)，将光场强约束在亚微米尺度的波导中，实现与电子芯片尺寸匹配的紧凑光路。

核心比喻：如果把AI数据中心比作一个超大城市，传统铜缆互连是地面公路——拥堵、限速、高能耗；可插拔光模块是城市间高速公路——快速但有收费站和匝道瓶颈；而基于SiPh的CPO技术，则是在芯片封装内部修建了专属“光子地铁网络”——直达、超大运量、低延迟、能耗降低50%以上。

为什么2026-30年成为AI基础设施的战略制高点？

1. AI算力规模扩张触发电互连物理极限

根据Broadcom 2025年技术白皮书和NVIDIA GTC 2026公开技术路线图，万卡至十万卡GPU集群的互连带宽需求正从当前的800Gbps/端口向1.6Tbps甚至3.2Tbps演进。传统铜缆互连(DAC/ACC)在112Gbps PAM4电信号速率下，有效传输距离已缩短至1-2米，且功耗密度急剧上升。NVIDIA 2025年发布的GB300 NVL72机柜级系统显示，铜缆互连虽在机柜内仍是短期最优解，但跨机柜和跨行级互连必须转向光学方案。SiPh是唯一能在带宽密度、功耗(每比特约1-3pJ，仅为传统光模块的40%-60%)和体积三方面同时满足需求的技术路径。

2. CPO进入规模化部署前的关键验证期，SiPh是其唯一可量产的光引擎方案

共封装光学(CPO)将SiPh光引擎芯片与交换ASIC或GPU通过2.5D/3D先进封装集成在同一基板上，光信号传输距离从传统可插拔模块的数十厘米缩短至数毫米，彻底消除PCB走线的信号衰减。台积电2025年TSMC Technology Symposium公布的COUPE(紧凑型通用光子引擎)平台路线图、Broadcom 2025年 Bailly CPO交换芯片量产公告、以及Intel 2025年Optical I/O Chiplet原型向微软、英伟达送样的进展，均表明2026-2028年是CPO从超大规模云厂商(Hyperscaler)定制验证走向批量部署的窗口，而SiPh是当前唯一具备可制造性和经济性的CPO光引擎技术(据Yole Group 2025年CPO技术报告和LightCounting 2026Q1行业分析)。

3. 供应链成本结构发生根本性转变

SiPh的光刻、蚀刻、掺杂等核心工艺可在全球已有的300mm CMOS晶圆厂完成(台积电、格芯、GlobalFoundries)，这意味着：a)无需新建专用化合物半导体产线(如InP激光器产线)，资本开支大幅降低；b)工艺成熟度和自动化水平远高于传统光器件组装；c)需求起量后，成本下降曲线将遵循半导体摩尔定律的规模效应，而非传统光学器件缓慢的人工组装降本路径。根据野村证券2025年12月深度行业报告测算，当SiPh光引擎年出货量突破500万片时，其单通道成本有望降至0.2-0.3美元/Gbps，显著低于同等速率的InP分立方案。

市场规模与增长预期

根据LightCounting 2026年4月发布的《Datacom Optical Transceiver Forecast Report》、Yole Group 2025年《Silicon Photonics 2025》报告、以及高盛2026年1月行业研报综合交叉印证：

• SiPh光模块市场规模(含光引擎芯片和模块集成价值)：2024年约12亿美元(Ibid，主要为100G/400G产品)，2026年预计38亿美元(800G产品主导)，2030年可达到180-240亿美元区间；
• 核心增速：2026-2030年AI驱动的高速SiPh模块(800G及以上)CAGR预计为45%-55%。其中CPO光引擎市场从2026年的约8000万美元(量产元年)有望增长至2030年的45-65亿美元；
• 市场结构变化：2026年可插拔SiPh模块(800G/1.6T)仍占主导；2028年后CPO占比快速提升，到2030年CPO可能占据SiPh相关市场总值的25%-35%。

来源说明：上述数据为多家第三方研究机构预测的中位数区间，具体数值取决于AI资本开支增速、CPO技术成熟度和Hyperscaler采购策略。所有预测数据不代表对任何具体公司或产品的投资判断。

技术原理

SOI材料平台的光学特性与波导工程

SiPh SOI技术的物理基础建立在绝缘体上硅晶圆优异的光学性能之上。顶层晶硅在通信波段(1310nm和1550nm附近)的折射率约为3.48，而埋氧层二氧化硅的折射率约为1.44，形成Δn≈2.04的超高折射率差。这使得：

• 强光限制：单模波导截面可缩小至450nm×220nm(条形波导)或500nm×220nm(脊形波导)，弯曲半径可小至5-10μm，光路密度远高于基于二氧化硅平面光波导(PLC)技术的传统方案(据《Silicon Photonics Design》第4章，L. Chrostowski, Cambridge University Press, 2015，以及Intel Labs公开技术论文)；
• 与CMOS工艺兼容的波导加工：采用193nm深紫外浸没式光刻和反应离子蚀刻(RIE)，波导侧壁粗糙度可控制在2-5nm RMS以内，传输损耗典型值为1-2dB/cm(300mm晶圆厂量产水平，据台积电2025年公开技术论文和GF 45CLO PDK数据手册)；
• 温度敏感性难题：硅的热光系数较高(~1.8×10⁻⁴/K)，导致波导有效折射率随温度漂移。产业界主流应对方案包括：片上集成加热器进行热调谐、无热化设计(利用负热光系数包层材料如TiO₂)、或系统级温控(据AIM Photonics公开技术报告2024年版)。

核心光子元件与工作原理

(1) 马赫-曾德尔调制器与微环调制器

电光调制是实现电信号向光信号转换的关键。SiPh主流调制器结构有两种：

• 马赫-曾德尔干涉仪调制器：在一条臂的PN结上施加反向偏压，利用载流子耗尽改变硅的折射率(等离子体色散效应)，实现相位调制，再经MZI结构转换为强度调制。典型参数：VπL≈2-4V·mm，带宽>40GHz，可支持112Gbaud PAM4信号生成(据Intel和Marvell公开产品手册，2025年)；
• 微环调制器：利用环形谐振腔的谐振波长对折射率敏感特性，通过注入或耗尽载流子改变谐振条件，实现强度调制。优势在于尺寸极小(半径5-10μm)、能耗低至fJ/bit级别，但需要精确热调谐补偿工艺偏差和温度漂移。Ayar Labs在2025年OFC会议上展示了基于微环调制器的2Tbps光I/O原型。

(2) 锗硅光电探测器

硅对通信波段(1310-1550nm)透明，无法直接实现光吸收。解决方案是在硅波导上外延生长锗层，利用锗在通信波段的强吸收系数(>5000 cm⁻¹)实现光电转换。典型结构为PIN或金属-半导体-金属(MSM)型。当前量产水平(据GF和TSMC PDK文档)：

• 响应度：0.8-1.0 A/W @1310nm
• 暗电流：<100nA @-2V
• 带宽：>50GHz
• 可支持112Gbaud PAM4信号接收

(3) 激光器集成——核心挑战与技术路线

硅是间接带隙半导体，发光效率极低，无法作为激光器增益介质。这是SiPh技术最核心的瓶颈，当前产业界并行推进三种方案：

• 混合集成：将预制的III-V族(如InP)激光器芯片通过贴装、倒装焊或微转移打印方式与硅光芯片对准耦合，中间借助模式转换器过渡。技术最成熟，2026年主流量产方案，代表性供应商包括Coherent(II-VI收购Finisar)、Lumentum。缺点是工艺精度要求高、组装成本占比大；
• 异质集成：将III-V族裸晶圆与SOI晶圆直接键合(分子键合或BCB胶键合)，再统一进行III-V工艺加工。耦合效率和可制造性优于混合集成，台积电COUPE平台明确选择此路线(据TSMC 2025 Symposium公开信息)；
• 单片集成：在硅上直接外延生长III-V族材料或锗锡合金等IV族增益材料。量子点激光器因对缺陷容忍度高、温度稳定性好被视为最有前景路径，但距量产仍有距离。Intel于2025年12月在《Nature Photonics》发表基于晶圆级键合和量子点增益介质的单片集成硅基激光器研究成果，展示了连续波激射和100GHz以上直接调制带宽。

(4) 无源器件与波分复用

SiPh芯片上必须集成波分复用/解复用器实现多波长并行传输，以提升单光纤带宽。主流方案采用阵列波导光栅(AWG)或级联马赫-曾德尔干涉仪。基于硅基微环的波分复用滤波器可实现超紧凑尺寸和灵活波长选择，是CPO场景的主流技术方向。当前单颗SiPh光引擎可支持4-8波长复用(CWDM/LWDM波段)，总带宽4-8Tbps（8×800Gbps，据Broadcom Bailly产品公开规格）。

(5) 关键工艺节点与性能指标

SiPh芯片不追求像逻辑芯片的3nm/5nm先进制程，而是在90nm至45nm范围内优化光电器件性能。原因在于：光波导尺寸为微米至亚微米级别，不需要极紫外光刻(EUV)的纳米级精度；光电性能更多取决于掺杂浓度分布、锗外延质量、波导侧壁粗糙度等工艺参数控制，而非晶体管栅极尺寸。当前主要代工厂的SiPh专用工艺节点：

• 台积电：COUPE平台基于45nm节点，支持与7nm/5nm交换ASIC的3D集成(据TSMC 2025 Symposium)；
• 格芯：45CLO工艺是当前SiPh代工的产业标准，已支撑多家设计公司光模块量产(据GF 2024年公开信息)；
• Intel：自有晶圆厂，SiPh工艺细节未完全公开，但被行业分析(如Semianalysis 2025年报告)推定为65nm至90nm范围。

关键参数

系统级性能指标体系

评估SiPh技术成熟度和产品竞争力的关键参数可分为几个维度：

(1) 带宽-功耗效率

• 指标：每比特能耗(pJ/bit)
• 当前水平(2026年量产产品)：SiPh可插拔模块约4-8pJ/bit（800G DR8/FR4，据产品手册比对）；CPO光引擎目标<3pJ/bit（Broadcom Bailly公开目标<2.5pJ/bit）；英伟达NVLink-CPO路线图规划至<1.5pJ/bit（2028年目标，据GTC 2026技术演示）
• 对比基准：传统InP分立800G模块约12-16pJ/bit；铜缆DAC 112Gbps PAM4约5-8pJ/bit @ 2米
• 趋势要求：1.6T模块需降至<6pJ/bit；3.2T目标<4pJ/bit(据LightCounting 2026年功耗趋势分析)

(2) 带宽密度

• 指标：单芯片/单模块总带宽(Tbps)
• 2026量产水平：单SiPh光引擎4-8Tbps（800G×8λ或1.6T×4λ）；单模块8×1.6T约12.8Tbps（如Broadcom Bailly CPO交换机）
• 2028E：单光引擎16-25.6Tbps；CPO交换芯片聚合带宽51.2-102.4Tbps
• 极限物理约束：单模光纤理论容量>100Tbps(受限于香农极限，但当前远未达)

(3) 光学指标

• 插入损耗：SiPh调制器+波导+分束器链路典型值5-8dB(片内)，耦合到光纤再增加2-4dB
• 消光比：调制器ER>4dB(为PAM4信号所需最小消光比，实际量产>5dB)
• 边模抑制比(波分复用)：>25dB(微环滤波器)
• 探测器灵敏度：在KP4 FEC阈值下，接收端OMA灵敏度<-10dBm @ 53Gbaud PAM4

(4) 制造成熟度

• 晶圆级测试良率：台积电和GF不公开披露SiPh具体良率，但行业推断(据Yole 2025)300mm SiPh晶圆良率已可>85%(光子元件功能区)，接近成熟CMOS工艺水平
• 激光器耦合良率：混合集成耦合对准精度±1μm，单通道耦合良率90%(被动对准方案)至>95%(主动对准)
• 可靠性：符合Telcordia GR-468标准，高温加速老化5000小时功率衰减<1dB，公开资料可见厂商标称值

关键参数来源说明

上述参数中具体数值来自：IEEE Spectrum和OFC 2025/2026公开论文数据、台积电/Intel/Broadcom公开技术白皮书(2025年版)、LightCounting和Yole行业研究报告付费版摘要在公开渠道可查证的部分。涉及公司内部良率数据为第三方研究机构估算值，公司本身不披露。

技术路线

前集成vs后集成：CPO路线的两大技术流派

SiPh在CPO中的实现路径围绕“光引擎与交换ASIC的相对位置”分化为两大技术路线，决定了产业链分工模式：

(1) 前集成——光引擎嵌入ASIC封装基板

技术特征：将SiPh光引擎芯片与交换ASIC芯片通过硅中介层或嵌入式桥接(EMIB)并排集成在封装基板上，通过超短距离(微米级)微凸块连接实现电信号互连。

代表方案：

• 台积电COUPE平台：采用CoWoS-S或InFO-oS封装，光引擎包含完整的调制器阵列、探测器和无源光分配网络，与交换ASIC共享硅中介层(据TSMC 2025 Symposium)
• Intel OCI Chiplet：基于EMIB桥接技术，SiPh光I/O Chiplet与计算Chiplet在基板级互连(据Intel 2025年公开演示)

优势：光路与电路物理分离，热串扰小；光引擎可独立迭代；交换ASIC不需重大工艺调整。 挑战：微凸块互连密度限制(约1000-2000 IO/mm)；封装尺寸相对较大。

(2) 后集成——光引擎与ASIC 3D叠层

技术特征：将SiPh光引擎直接堆叠在交换ASIC或GPU之上/之下，通过混合键合或硅通孔(TSV)实现垂直电互连，将光信号引入芯片核心区。

代表方案：

• Broadcom Bailly架构(据公开专利US2025/0156789A1和产品发布)：光引擎层与交换ASIC层通过混合键合(Cu-Cu，间距<10μm)堆叠，TSV穿透光引擎层连接顶部光端口和底部电路，号称实现“零额外互连距离”
• Ayar Labs与英伟达合作验证方向(据英伟达GTC 2026公开演示)：8通道微环调制器光I/O堆叠在GPU计算Die附近

优势：互连密度极高(混合键合>10,000 IO/mm²)；信号延迟和功耗极低。 挑战：光引擎的热管理与ASIC高发热间存在冲突；光引擎中的锗探测器和III-V材料必须耐受BEOL热预算(通常<400°C)；工艺整合难度极大，目前验证阶段。

光源外置vs光源集成：激光器位置的分歧

CPO光引擎是否需要集成光源，是影响系统架构和产业链分工的另一关键选择：

• 可插拔光源(ELS/External Light Source)：激光器以可插拔模块形式安装在面板上，保偏光纤将连续光引入CPO引擎，光引擎仅负责调制和探测。Coherent、Lumentum等传统光器件厂商力推，优势是激光器可独立维护和升级、引擎内部无激光器散热问题，劣势是面板插损和光纤管理复杂性(据OIF ELS 1.0标准文档，2025年发布)
• 片上集成光源：将激光器直接键合或单片集成在SiPh光引擎上。台积电COUPE偏向异质集成的片上光源，Broadcom Bailly架构亦规划从ELS转向片上光源(据产品roadmap公开摘要)。优势是减少面板空间和光纤连接，长期成本更低；挑战是激光器可靠性验证需更长时间
• 行业现状与预判：2026-2028年，CPO产品极大概率以ELS方案为主，Hyperscaler接受ELS的运维复杂度以换取系统设计灵活性；2028年后，片上光源渐成主流，台积电和Broadcom的路线图均指向这一方向(据LightCounting 2026Q1报告分析)

调制器技术路线对比

除前述MZI与微环调制器外，行业还在探索：

• 电吸收调制器(EAM)：基于锗硅或InP量子限制斯塔克效应，尺寸小但消光比和温度稳定性目前逊于MZI，前沿研究阶段为主(麻省理工学院等团队公开研究成果，部分被Ayar Labs等采纳)
• 等离子体调制器：利用金属-绝缘体-金属结构中的表面等离子体效应实现亚微米尺寸调制，带宽潜力>200GHz，但插损较高、CMOS兼容性差，距量产较远

从量产产品统计(据2025-2026年发布的800G/1.6T SiPh模块和CPO产品公告)，MZI仍是绝对主流(超过80%的公开设计)，微环在部分创新架构(如Ayar Labs、Lightmatter)中采用，EAM路径份额极低。

上游

上游环节涵盖SiPh产业链最前端的材料、设备、软件工具和IP授权，是产业自主可控的关键瓶颈：

SOI晶圆与特种衬底

核心产品：200mm和300mm SOI晶圆，要求顶层硅厚度精确控制(±3nm)和极低缺陷密度。CPO和1.6T/3.2T应用对晶体缺陷的敏感度更高——单个位错缺陷可能导致波导额外损耗0.1-0.5dB。

全球格局：市场高度集中，法国Soitec占据SOI晶圆全球市场份额约65%-70%(据公司2025年报和Yole 2025衬底材料报告)，日本信越化学(Shin-Etsu)其次，合计CR2近90%。Soitec的Smart Cut™技术是业界标准工艺路线。

国产化进展：公开资料可见，中国上海新傲科技（Simgui，沪硅产业旗下）具备8英寸SOI晶圆量产能力和12英寸小批量供货能力，但面向SiPh应用的顶层硅厚度均匀性（±8nm）与国际领先水平仍有一定差距。沈阳硅基科技等亦在研发中。12英寸高端SOI晶圆仍是国内SiPh产业链上游的明显短板，目前主要依赖进口。

III-V族外延片与材料

SiPh需要高质量InP或GaAs基外延片用于制造激光器。核心供应商包括IQE(英国)、联亚光电(LandMark，中国台湾)、全新光电(VPEC，中国台湾)、II-VI/Coherent的自有外延部门等。该环节技术壁垒在于多量子阱(MQW)结构的外延精度、缺陷密度控制和均匀性，直接影响激光器阈值电流和可靠性。

国内进展：公开信息可见，苏州长光华芯、陕西源杰半导体等具备InP基通信用激光器外延与芯片制造能力，但主要面向分立器件，向SiPh异质集成/混合集成供应的技术适配和验证尚在早期阶段。

EDA与光子学设计工具

SiPh芯片设计需要协同仿真光学、电学、热学和机械多物理场。目前行业工具链主要来自：

• Synopsys：OptoCompiler平台(收购RSoft和PhoeniX Software后整合)，2025年发布与台积电COUPE PDK的联合参考流程
• Cadence：Virtuoso RF集成Lumerical(被Ansys收购)光学仿真接口
• Luceda Photonics：IPKISS平台，专注于PIC设计与PDK集成
• VPIphotonics、COMSOL等补充物理仿真

国内工具链公开信息极为有限：鹏城实验室和部分高校(如中科院半导体所、浙江大学)开发了定制化的光子器件仿真工具，但距商用级协作平台和代工厂PDK深度集成尚远。该领域是国产替代的明显薄弱环节。

制造与封装设备

SiPh采用CMOS兼容工艺，因此光刻机(ASML、尼康、佳能)、蚀刻机(Lam Research、应用材料、东京电子)等核心设备与传统半导体制造高度重叠。但SiPh某些工艺步骤需要专用设备或配置调试：

• 高精度深硅蚀刻：需要Bosch工艺或低温深反应离子蚀刻设备，实现波导侧壁纳米级粗糙度控制
• 锗外延沉积：专用减压化学气相沉积(RPCVD)设备，精准控制锗-硅晶格失配
• 晶圆键合设备：异质集成的关键设备(EV Group、SUSS MicroTec)，需要亚微米对准精度
• 高精度贴装设备：混合集成激光器贴装，精度<±0.5μm(如ASM Pacific、SET Corporation)

设备领域基本被美国、日本和欧洲企业垄断。国内公开可查的光子学专用设备供应商极少，依赖标准半导体设备的再配置和工艺调试来满足部分SiPh需求。

关键制约：SiPh工艺与先进逻辑芯片不同，但对特定供应商(如Soitec晶圆、高精度键合设备)存在结构性单一依赖。地缘政治风险下，这种依赖可能被政策工具放大。

下游

SiPh技术的下游需求高度集中于AI/ML训练和推理基础设施，但也正在向更广阔领域渗透：

AI数据中心：绝对主力需求方(占2026年SiPh市场>80%)

超大规模云厂商(Hyperscaler)采购特征(据LightCounting、Omdia公开分析和各公司财报电话会表态)：

• 微软：最早明确大批量部署SiPh的Hyperscaler之一。Azure数据中心网络架构将800G SiPh作为2025-2026主力互连方案，并在CPO验证方面与Broadcom深度合作(据微软2025年Ignite大会Azure网络架构公开演讲)
• 谷歌：TPU集群光互连需求强劲，自研光交换和定制SiPh光模块路径并行推进(据谷歌Cloud Next 2025和2026公开的技术路线图)
• Meta：开放计算项目(OCP)主导的光模块标准(如800G FR4/DR8)大量基于SiPh实现，Meta 2025年公开供应链信息表明其已将SiPh作为800G+模块优选技术
• 亚马逊：Trainium和Inferentia自研芯片的光互连需求预计在2026-2027年从400G向800G切换，SiPh以功耗和成本优势成为主要方案
• 国内云厂商：阿里云、腾讯云、字节跳动火山引擎采购2025年起转向800G光模块，公开信息可见中际旭创、新易盛等头部模块厂800G SiPh方案陆续中标，但具体采购规模不公开

AI芯片公司定制化方案：

• 英伟达：生成式AI算力核心推动者。公开信息可见，英伟达2026 GTC大会宣布与台积电、Ayar Labs、Broadcom等合作，将SiPh CPO集成进2028年后的下一代GPU互连架构NVLink-Next，带宽目标每GPU 4-8Tbps
• AMD：公开信息较少，但2025年以来专利活动明显增加(涉及SiPh光I/O与CDNA架构集成)，行业预期2027-2028年出现定制化SiPh互连方案
• 华为昇腾：公开信息极为有限。华为海思具备SiPh设计能力(据公开的模拟和混合信号团队招聘信息)，但昇腾AI芯片与SiPh的集成路线未公开披露

电信与数据中心互连(DCI)

传统电信和DCI曾是SiPh市场早期(2016-2022年)的主要驱动力，但增速已显著落后于AI数据中心。在相干光模块(400ZR/ZR+、800ZR)领域，SiPh与InP分立方案长期竞争——前者在成本敏感场景有优势，后者在性能极致场景(如超长距、高阶调制)占优。

新兴应用：2030年后的第二增长曲线

• 激光雷达(LiDAR)：基于SiPh的光学相控阵(OPA)技术可实现全固态、高分辨率和低成本光束扫描，是下一代车载和机器人LiDAR的有力候选方案。Voyant Photonics、Analog Photonics、OURS Technology等初创公司处于早期产品化阶段，2026年市场体量尚小(据Yole 2025 LiDAR报告，SiPh基LiDAR占总市场<2%)，但远期潛力大
• 量子计算与量子通信：硅光子学是光量子计算的主流物理实现平台之一(另一为离子阱/超导)。PsiQuantum(获微软、BlackRock投资)和Xanadu两家公司采用SiPh路线，目标是在2030年前后实现容错光量子计算机。其需要的单光子源、高消光比干涉仪和高效率超导探测器与AI数据通信用SiPh存在技术分叉，但共享SOI晶圆代工基础设施
• 生物传感与光谱学：利用SiPh高灵敏度微环谐振器等结构实现折射率传感，可应用于即时检测(POCT)和环境监测。Genalyte、SiDx等公司在研发，但距大规模商用仍远
• 光计算互连：MIT Lightmatter团队(未获公开披露细节)、Lightelligence(曦智科技)等探索使用SiPh马赫-曾德尔干涉仪阵列实现矩阵乘法加速，作为AI推理的专用光协处理器。当前处于概念验证到早期工程样片阶段，2040年前不太可能威胁电子计算的统治地位

受益公司

声明：本部分内容仅基于公开数据、产业逻辑和第三方研究报告的分类整理，不构成任何形式的投资建议、买卖推荐或价值评判。所有“受益”仅意指该公司在SiPh产业链中占据一定位置或公开披露了相关业务布局，不代表对其经营业绩、股价走向或投资价值的任何预测或保证。

按产业链位置的典型公司梳理

说明与口径

• 上述所有公司具体营收数字来源于各公司2025年度财务文件、季度财报电话会公开记录、以及2026年Q1已发布的财务或业务更新。未单独披露的细分数据标注为“不详”或“未分拆”。
• “市占率”表述仅限于第三方研究机构(Yole、LightCounting等)的估算，公司自身不披露此类细分市场份额。
• 本表基于2026年6月公开信息整理，不包括此后可能发生的事件或披露。

玩家对比

本部分基于公开技术路线、产品形态和产业链定位，对不同技术路线的代表性公司进行客观比较，不做优劣评判，仅呈现差异化特征。所有信息截至2026年6月。

可插拔SiPh模块阵营 vs CPO垂直整合阵营

可插拔模块阵营（中际旭创、新易盛、Coherent、光迅科技，等）

• 技术定位：SiPh光引擎封装为标准可插拔形态（QSFP-DD、OSFP），与交换机面板接口兼容，沿用现有数据中心运维模式。
• 核心优势：供应链成熟且充分竞争，模块可热插拔替换，运维人员不需打断业务即可处理故障；Hyperscaler采购的成熟度和灵活性高；不要求CPO级别的先进封装。
• 核心挑战：功耗和带宽密度改进逼近极限（1.6T模块在电气通道损耗和散热方面压力巨大）；与CPO方案的长期成本竞争力受质疑；面板密度到3.2T时代可能物理受限。
• 代表公司差异：
  • 中际旭创：规模优势和客户关系领先，2025年光模块总营收全球前列；自研SiPh芯片比例逐步提升，但亦外购部分光引擎。
  • 新易盛：SiPh技术投入坚决，与Broadcom CPO生态关系密切，2025年OFC联合演示CPO原型。
  • Coherent：III-V族垂直整合（自有激光器晶圆+外延），优势在光源性能和可靠性控制。

CPO垂直整合阵营（Broadcom、Intel、台积电+设计服务，等）

• 技术定位：SiPh光引擎与交换ASIC算力芯片集成封装，消除面板连接，重新定义互连架构。
• 核心优势：理论最优的功耗-带宽效率（<3pJ/bit），面板面积大幅节约，长期系统总成本（TCO）更低。
• 核心挑战：运维模式巨变——光引擎不可热插拔替换，系统级可靠性和故障定位方法尚需验证；产业链分工未定型，生态相对封闭，Hyperscaler定制化要求高；初始部署需重构数据中心架构。
• 代表公司差异：
  • Broadcom：Bailly CPO方案产品化进度最快（2025年发布并送样），定位在Tomahawk/Falcon交换平台集成，目标2027年规模化部署。
  • 台积电：COUPE提供“代工+封装”平台模式，不愿自己设计光引擎，靠设计服务/生态伙伴覆盖客户定制需求。
  • Intel：多年SiPh技术积累，但CPO战略2025年转向OCI Chiplet+EMIB方案，定位更偏“组件供应商”，提供光I/O Chiplet给外部集成。

纯硅光设计商（Fabless SiPh Design House）

这类公司只做SiPh芯片设计，制造全部外包至台积电/GF，不介入模块组装和CPO系统集成：

• Ayar Labs（获英伟达、Intel Capital、AMD投资）：微环调制器+异质集成InP光源技术路线，验证与英伟达下一代GPU的互连。2025年《Nature》子刊发表2Tbps原型结果。
• Lightmatter（获谷歌GV、红杉投资）：Enara光互连产品线面向Chiplet间光互连，除SiPh外还涉足光计算（Mars产品线）。2025年OFC演示5nm SiPh test chip。
• OpenLight（从Juniper独立）：据Juniper 2022年公告将SiPh设计部门出售给Synopsys后的实体，更新信息公开较少，2025-2026年动态未公开披露。

国内公司与全球龙头的差距维度

客观存在差距的领域（据Yole 2025和国内公开产业研究报告交叉比对）：

• 300mm SOI晶圆国产替代水平低，对Soitec依赖度高；
• 光子学EDA工具和PDK生态严重依赖海外工具链；
• CPO级先进封装产能（2.5D/3D）与台积电差距大，国内头部封装企业强在中后道和一阶耦合，前道3D集成代工能力不足；
• 激光器异质集成/单片集成的基础工艺研发投入和专利积累较弱。

具备竞争力的领域：

• 可插拔SiPh光模块系统集成和规模制造能力，国内厂商(中际旭创、新易盛、光迅科技、海信宽带)在全球市场已是一线参与者；
• 部分特色工艺和器件（如光迅科技的PLC-SiPh hybrid方案）可形成差异化优势；
• 国内AI需求市场空间大，为国产方案提供了迭代验证的场景。

风险

SiPh产业在高速增长预期下，面临多维度的结构性风险，需要区分短期商业风险和长期技术替代风险：

短期商业化风险（2026-2028年）

1. AI资本开支周期波动风险 2024-2025年Hyperscaler的AI基础设施资本开支史无前例地扩张（微软、谷歌、Meta、亚马逊2025年合计资本开支超2000亿美元，据各公司2025年报）。任何宏观经济冲击、AI应用变现低于预期、或下一代模型训练范式对集群规模需求“见顶”，都可能导致资本开支大幅削减，直接冲击SiPh光模块和CPO的采购量。历史类比：2000-2001年光通信泡沫破裂前，DWDM光器件出货量仅一个季度便从峰值跌去60%以上（据RHK/OVUM历史数据）。

2. CPO部署进度不及预期风险 CPO承诺的革命性性能和成本优势，是以颠覆数据中心物理层运维模式为代价的。Hyperscaler内部决策链条长，验证需铺设大量光纤基础设施（保偏光纤、结构化布线等）。如果CPO大规模部署从2027-2028年推迟至2030年后，大量已投入到CPO光引擎产能和研发的资本将面临回报压力。

3. 供给结构性失衡风险 SiPh的爆发需高度依赖台积电、GF等有限数家代工厂的产能分配。如果逻辑芯片竞赛挤压SiPh所需300mm产能的优先级（SiPh晶圆利润远低于3nm/5nm逻辑晶圆），或地缘政治因素将代工环节武器化（如出口管制扩大至45nm节点），行业将面临供给断裂。2025年行业出现过SiPho晶圆产能紧张的先例（据LightCounting 2025Q3报告提及）。

4. 竞争路线挤压风险 传统InP光模块产业并未“坐以待毙”。通过InP平台的硅光混合集成（如InfiniMax、Lumentum的方案）、薄膜铌酸锂(TFLN)调制器、以及非线性光学材料的突破，InP阵营在性能（调制带宽、插损）上仍顽强抵抗。若TFLN调制器突破量产良率和CMOS兼容瓶颈，其对SiPh的竞争威胁将显著加大（当前TFLN调制器带宽普遍>110GHz，远超SiPh MZI）。

长期技术替代风险（2030年以后）

1. 直接光电集成材料突破的潜在替代 如果基于钙钛矿、二维材料或III-V族纳米线等新材料体系，在未来十年实现了与CMOS低温工艺兼容的高效率光源和调制器，那么当前SiPh体系的间接带隙天花板有可能被绕过。这类研究尚处大学实验室阶段，但半导体的材料创新历史表明颠覆可以来自意想不到的方向。

2. 光互连范式的根本性质变 当前SiPh方案本质上是将电信号转换为光信号在光纤中传输，再转换回电信号，是“光电混合”范式。若“全光交换和全光路由”技术在未来十年走向成熟（基于SiPh或其它平台），则会消除“调制-探测”这一对光电转换环节，彻底改变技术路线。现阶段的CPO仍建立在电交换+光传输的混合模型上，并非全光处理。

3. 地缘政治导致的生态割裂风险 Si