硅光子晶圆集成

归属链: 链-Cloud（基础设施与核心器件层） 知识库状态: 补全（原缺失，依据野村报告《大中华区半导体复兴指南》）

1. 3 秒看懂

一句话定义: 把实现光电转换的硅光子器件，直接在硅晶圆上像制造传统芯片一样大规模制造和集成的技术。

核心比喻: 就像将原先需要手工组装的「独立镜头模组」（分立光器件），变为与手机处理器在流水线上一次蚀刻成型的「内置摄像头」（片上光互连）。

2. 3 分钟产业解释

它解决什么问题？ 随着 AI 训练集群、数据中心流量以每年翻番的速度爆炸，服务器到服务器、芯片到芯片之间的数据传输正成为算力释放的真正瓶颈。传统架构依赖「电-光-电」转换：计算芯片通过铜线将电信号送到可插拔光模块，再由光模块转换成光信号传出；接收端再逆向操作。这一过程每比特功耗高、延迟大，而且光模块本身占据大量板卡面积和成本。硅光子晶圆集成旨在从晶体管层面重新设计光电接口，将光电转换引擎尽可能靠近计算芯片，以期消除这些瓶颈。

它如何成为 CPO / 光 I/O 的产业化基座？

• CPO（Co-packaged Optics，共封装光学）: 将光引擎（光收发器）与交换机 ASIC、AI GPU 等计算芯片封装在同一块基板上，使得光学连接距离从厘米级缩短到毫米级。这要求光引擎体积小、功耗低、能像普通芯片一样被量产。
• 光 I/O（Optical I/O）：更进一步，在芯片内部或芯片边缘直接集成光学输入输出接口，让 GPU 之间的 NVLink、CXL 等片间互联通道直接以光信号实现。
• 晶圆级集成是二者的共同根基。只有用 CMOS 兼容工艺在 300mm 硅晶圆上批量制造光波导、调制器、探测器等光子器件，才能真正做到：
  1. 极致小型化与高一致 —— 满足与大型计算芯片近距离封装的物理约束；
  2. 半导体级成本曲线 —— 量产后单颗光引擎成本急剧下降，可靠性达到汽车/电信级；
  3. 晶圆级测试与封装 —— 将测试、筛选、光学耦合等环节前移到晶圆阶段，彻底告别「手工对光」的低效模式。

产业位置：硅光子晶圆集成处于光通信与半导体制造的交叉点。向上，它为 AI 芯片、网络交换设备提供「片上光互连」能力；向下，它高度依赖 SOI 晶圆、CMOS 产线、先进封装等一系列半导体基础设施。谁掌握该技术，谁就能定义下一代算力网络的连接范式。

3. 技术原理

3.1 基础器件层 硅光子技术的物理基础，是利用绝缘体上硅（SOI）晶圆的高折射率对比（硅折射率约 3.48，二氧化硅约 1.44），在亚微米尺度上构建低损耗光波导和一系列无源、有源器件。常见组件包括：

• 光栅耦合器 / 边缘耦合器: 将光纤中的光信号输入/输出芯片；
• 分/合路器（MMI、Y 分支）: 实现光路分配；
• 微环谐振器 / 马赫-曾德尔干涉仪（MZI）调制器: 利用硅的等离子色散效应，通过施加电压改变载流子浓度，从而操控光的相位或强度，实现电到光的调制；
• 锗硅光电探测器: 在硅波导上外延生长锗，吸收近红外光（1310nm / 1550nm）产生光电流，完成光到电的转换；
• 光波分复用器（WDM）: 通过阵列波导光栅（AWG）或级联微环，在单根光纤上复用多个波长。

硅材料自身的间接带隙特性决定了它无法高效发光，因此片上光源必须依赖 III-V 族半导体（如磷化铟 InP、砷化镓 GaAs）。如何将 III-V 族增益材料与硅光子电路结合，正是硅光子晶圆集成的核心技术分歧点。

3.2 晶圆级集成工艺

• 混合集成（Hybrid Integration）: 将预先制备好的 III-V 族激光器「小芯片」（die）通过晶圆键合技术，与已完成硅光子前端工艺的硅晶圆在晶圆级进行对准、贴合。键合后，双方再进行后道工艺形成完整芯片。Intel 的硅光收发器即主要采用这类路线，其在 300mm 线上实现键合对准精度优于 1µm，是当前量产最成熟方案。
• 异质集成（Heterogeneous Integration）: 直接将未图形化的 III-V 族薄膜（如 InP 外延层）整体键合到硅光子晶圆上，之后再进行 III-V 族区的刻蚀、金属化等加工，使得激光器在硅衬底上直接制作。该路线可以进一步缩小面积并减少对准次数，但工艺复杂，目前主要由 UCSB、AIM Photonics 等学术/联盟机构以及少数公司推进，量产状态尚未普及。
• 单片集成（Monolithic Integration）: 期望在硅衬底上直接外延 III-V 族材料或使用锗/硅锗量子阱等方法实现光源，尚处于基础研究阶段。公开资料未见成熟量产案例。

3.3 晶圆级测试与封装 晶圆级测试（Wafer-Level Test，WLT）是硅光子由实验室走向规模制造的关键。传统分立光器件测试需逐一耦合光纤，耗时且昂贵。硅光子晶圆则能在切割前利用光探针阵列对每一颗芯片进行快速电光/光电参数筛选，直接将坏品标记并在后续封装中排除，大幅提高了良率与产出效率。晶圆级封装的另一趋势是采用玻璃中介板（Glass Interposer）或扇出型封装，实现光引擎与计算芯片的无缝连接。

4. 关键参数

评价硅光子晶圆集成技术竞争力，通常需要跟踪以下维度的核心指标。所有数字若无特别注明年份及来源，均表示公开资料未见。

4.1 带宽密度与单通道速率

• 单波长电光调制带宽: 当前商用硅光子调制器可达 50–64GBaud（PAM4 下对应 100–128Gb/s）。2024 年，Intel 已展示单通道 200Gb/s (112GBaud) 光引擎样品（来源: Intel 2024 年光学技术日）。
• 多波长复用能力: 单片集成 4 波长、8 波长的微环调制器阵列，可将总带宽提升至 1.6T、3.2T 甚至更高。台积电在 2023 年发布的 CPO 路线图中，即包含 8 波长的 DWDM 硅光引擎。
• 带宽密度（Gbps/mm²）: 指芯片边缘每毫米宽度或每平方毫米面积可支持的总数据速率，是衡量 chiplet 间光互连的关键指标，当前典型值约 200–500Gbps/mm，实验室演示已突破 1Tbps/mm（来源: 2023 OFC 会议论文）。

4.2 功耗效率

• 每比特功耗（pJ/bit）: 业界公认硅光子 CPO 的甜点区为 2–5pJ/bit（包含激光源）。传统可插拔光模块约 20–30pJ/bit。2024 年，由 Ayar Labs 等初创公司发布的光 I/O 小芯片宣称可达 5pJ/bit 以内，但未包含全部封装开销（来源: Ayar Labs 技术白皮书 2024）。

4.3 插入损耗与链路预算

• 片上波导传播损耗: 先进 SOI 工艺可低至 0.5–1.5dB/cm。
• 耦合损耗: 标准单模光纤到芯片的耦合损耗通常为 1.5–3dB/端。采用悬臂梁倒锥型边缘耦合器可将损耗压缩至 1dB 以下。
• 光调制器插入损耗: 高性能 MZI 调制器约 3–4dB，微环调制器由于谐振效应可略低，但对温度和工艺偏差更敏感。
• 总链路功率预算: 对于 0–2km 数据中心连接，链路预算通常在 8–12dB 之间。超过 3dB 的裕度视为合格。

4.4 集成规模与良率

• 晶体管/光子器件数量密度: GlobalFoundries 45nm SOI 硅光子工艺平台（45CLO）支持在一颗光子芯片上集成数百个有源器件和数千个无源器件（来源: GF 工艺指南 2023）。
• 晶圆级键合良率: 量产混合集成键合的接合成功率要求 >99.9%。Intel 在 2022 年财报电话会中提及，其硅光子工厂的整套工艺良率已达到传统数通芯片水平，但未给出具体数值。

4.5 光谱稳定性与热调谐能力

• 温度敏感性: 硅的折射率随温度变化显著（~1.8×10⁻⁴ /K），微环调制器中心波长温漂约为 0.1nm/°C。因此需要片上集成加热器/热调谐电路，常见调谐功耗 10–30mW/nm 每通道。
• 工作温度范围: 商用产品通常要求 0–70℃（商业级）或 -40–85℃（工业级），对硅光子回路的热管理提出较高要求。

5. 技术路线

当前，从晶圆集成方式到系统架构，业界存在多条并行演进的路线。它们的取舍将深刻影响未来 3–7 年的产业格局。

5.1 按光源整合方式划分

• 路线 A：外部光源 + 硅光子芯片（外置光源，ELS） 激光器作为独立封装的元件，通过光纤或自由空间耦合将连续光送入硅光子芯片，芯片集成调制器、探测器等。优点是可维护性强、散热分离，缺点是耦合点较多、体积偏大。适用于早期 CPO 和可插拔光模块的升级方案。
• 路线 B：片上混合/异质集成光源（晶圆内光源） III-V 族激光器直接键合在硅光子晶圆上，光路全在芯片内部完成，减少外部连接。Intel、台积电、UCSB 等均重仓该路线。其挑战在于键合良率、可靠性及热串扰。
• 路线 C：异质集成量子点激光器 将 InAs/GaAs 量子点激光器直接生长或集成在硅上，理论上对缺陷更不敏感，具有高温稳定性和低阈值电流。目前多处于实验室演示阶段，日本 NTT、加州大学圣塔芭芭拉分校等有积极成果，但距离晶圆级量产仍有数年（来源: Nature Photonics 2023 综述）。

5.2 按调制架构划分

• 马赫-曾德尔调制器（MZI）：线性度好、温度不敏感、工艺宽容度高，缺点是大尺寸（毫米级）、高功耗（数 mW 驱动）。传统电信级硅光广泛使用。
• 微环调制器（MRM）：尺寸极小（直径数微米）、驱动电压低、适于波分复用，但对温度和制造偏差极其敏感，需要精确的热控制和校准。AI 互连的高密度需求更偏向微环路线。
• 电吸收调制器（EAM）：利用 III-V 族材料的 Franz-Keldysh 效应或量子限制 Stark 效应实现调制，可单片集成，但插损和消光比通常不及 MZI，多用于需要高速低驱动的场景。

5.3 按制造合作模式划分

• 垂直整合模式（IDM）：Intel 坚持自行设计、自行制造，拥有专属的硅光子开发线。
• 代工开放平台模式：GlobalFoundries、Tower Semiconductor 等提供通用硅光子 MPW（多项目晶圆）服务，让无厂芯片公司以类似 CMOS 的方式流片。此模式有利于生态繁荣，但缺乏终极微调能力。
• 系统厂定制模式：微软、亚马逊等云巨头直接定义芯片规格，交由 GF 等代工厂生产，用于自家数据中心，不对外销售芯片，仅以整机/服务形态体现。

5.4 封装架构路线

• 2.5D 封装（硅中介层）：光引擎与计算芯片并列放置于硅中介层上，经由微凸块连接。台积电的 COUPE（Compact Universal Photonic Engine）即采用该架构，目标 2025 年实现商用。
• 3D 堆叠：光引擎直接堆叠在计算芯片顶部或底部，走垂直通孔（TSV）互联，能进一步缩短链路，但热与应力挑战极大，处于早期研发。
• 分立光模块型：仍使用可插拔形式，但内部改用硅光子晶圆集成芯片，降低模块制造成本，这是当前过渡期主流。

6. 上游

硅光子晶圆集成的上游决定了平台的物理极限和可获取性。关键上游环节包括：

6.1 SOI 晶圆 硅光子对 SOI 晶圆的要求高于传统微电子：顶层硅厚度通常为 220nm 或 300nm，以实现单模波导，且厚度不均匀性需控制在 ±5nm 以内。主要供应商包括 Soitec（法国，其 Smart Cut 技术是全球 SOI 晶圆份额最大的来源，据 Yole 2023 年 SOI 市场报告，Smart Cut SOI 约占整体市场 70%）、信越化学（日本）、胜高（SUMCO）等。国内上海新昇、沈阳硅基等具备一定 SOI 能力，但面向光子级的高均匀性 SOI 晶圆仍依赖进口，公开资料未见国内成熟光子级 SOI 量产供货报导。

6.2 III-V 族外延片 用于片上激光器和光放大器。InP 衬底上生长 InGaAsP 或 AlGaInAs 多量子阱结构是主流。主要供应商包括 IQE（英国）、LandMark（美国）、住友电工（日本）等。2023 年全球 III-V 族外延片市场约 10 亿美元量级（来源: Yole, 2023 Compound Semiconductor Monitor），但其中光子类占比尚不足 10%，未来将随硅光子增长而显著扩大。

6.3 半导体设备 除常规 CMOS 生产线用到的 DUV 光刻机、刻蚀机、CVD 等设备外，硅光子还高度依赖以下特种设备：

• 深紫外（DUV）光刻机: 光子结构通常最小特征尺寸 90–180nm，采用 ArF/ KrF 扫描光刻机即可，ASML、Nikon、Canon 均可满足。
• 晶圆键合机: 在混合/异质集成中，III-V 与硅的精确对准键合是关键。EV Group（奥地利）和 ASMPT（新加坡/香港）是主要供应商，其晶圆级高精度键合机在 sub-micron 对准下仍能保持高产量。
• 光学晶圆测试台: 为了执行晶圆级光探针测试，需要可编程的光电多通道测试系统，Keysight、FormFactor（级联探针台）等提供解决方案。

6.4 EDA 与光子设计工具 光子器件的版图设计与电路设计所需工具与传统 EDA 不同，需支持光波导、S 参数仿真、光电混合仿真。主流的工具包括 Synopsys OptoCompiler、Cadence Virtuoso 光电协同设计套件、Luceda Photonics 的 IPKISS 等。国内华大九天等在该领域的布局仍处于早期，公开资料未见国产光子 EDA 正式商用。

7. 下游

硅光子晶圆集成的下游分为直接客户（系统级客户）和最终市场两个层面。

7.1 光模块/光引擎封装商 他们将硅光子晶圆加工成的光子芯片（PIC）与电子芯片（EIC）、激光器、光纤阵列封装成完整的光收发器。主要参与者包括中际旭创、新易盛、光迅科技、Coherent（原 II-VI）、Lumentum、住友电工等。据 LightCounting 2024 年 4 月报告，2023 年全球硅光子光模块出货约 2 亿美元，较 2022 年增长约 40%，大部分来自于 200G/400G 短距离数据中心模块。

7.2 网络设备与计算系统厂商 交换机/路由器制造商（思科、华为、Arista、新华三、Juniper）是 CPO 的直接推动者和集成者。他们正努力将传统交换机背板上的可插拔端口替换为 CPO 引擎。AI 服务器构建商（超微、浪潮、Dell’OEM）则关注光 I/O 如何应用于 GPU 集群。

7.3 云计算与 AI 巨头 微软、谷歌、亚马逊、Meta 等地表最大的数据中心运营者，是硅光子晶圆集成的终极需求方。他们以白盒交换机、自研芯片和光学引擎等方式，驱使上游为其定制方案。例如，微软在 2020–2024 年持续发布其在硅光子 CPO 方面的研究，并与代工厂合作开发 400G/800G 定向引擎（来源: 微软研究院技术文章）。

7.4 终端应用分布

• 数据中心内部：短距离（<2km）高速模块、CPO 交换机（预计 2025 年起小批量部署）。
• HPC 及 AI 集群：GPU/NPU 之间光互连，目标是取代铜缆并实现内存解耦。
• 电信与长距：相干硅光模块用于城域/长途传输，华为、Ciena 等早年已有产品。
• 传感与激光雷达：硅光子 OPA（光学相控阵）是固态激光雷达的潜在方案之一，但主流出货仍为机械及 MEMS 方案，该领域硅光子占比极低。

8. 受益公司

以下公司从不同环节受益于硅光子晶圆集成趋势，此处仅作产业链事实梳理，不作为任何投资判断。

Intel 技术和产能双重领先。2023 年 Intel 宣布将在新墨西哥州的硅光子封装中心投资超过数亿美元扩展 CPO 能力，并计划在 2025 年前向客户交付 1.6T 硅光引擎。其 IDM 2.0 战略将硅光子作为核心差异化之一（来源: Intel 2023 年投资者会议）。

台积电 (TSMC) 凭借其 CoWoS 先进封装和 3D Fabric 平台，将硅光子作为战略性扩展。2023 年台积电公布了「COUPE」一体化光电引擎封装技术路线，目标 2025 年在先进节点上实现量产（来源: 台积电 2023 技术论坛）。这将使台积电成为 CPO 代工的核心力量。

GlobalFoundries (GF) 通过 45CLO 平台与微软等巨头深度合作，并开放多项目晶圆服务。其 2022 年年度报告中称，硅光子业务已贡献其通信基础设施部门收入的「双位数百分比」增长，但未披露绝对数字。

博通 (Broadcom) 在交换机 ASIC 和光互连方面积累深厚，已展示 CPO 交换机原型，将 Tomahawk 交换芯片与硅光子引擎共封装。博通在硅光设计上采取与外协代工合作的模式，主要代工方为 GF 和台积电。

Lumentum / Coherent 光器件巨头，在硅光子调制器、探测器以及集成封装上有大量专利和产品，正逐步将其内部硅光子晶圆能力转为竞争力。

中际旭创 (Zhongji Innolight) 中国最大的光模块厂商之一，其 800G 硅光模块已批量出货北美头部云客户，并已展示 1.6T 硅光样机。公司本身不制造晶圆，但通过深度配合代工方和封装设计，掌握硅光集成引擎的整合能力（来源: 公司 2023 年报及 OFC 2024 展示）。

光迅科技 (Accelink) 具备从芯片到模块的垂直整合能力，开发出硅光相干光模块和数通模块，并在武汉建有微光子集成平台（含一定的硅光子后道加工能力）。2023 年公告，其硅光芯片已进入小批量量产阶段。

华为海思 (HiSilicon) 虽无公开产品明细，根据行业普遍认知，已具备硅光子芯片的自主设计能力，并依托国内代工资源或海外流片实现研发迭代。

赛微电子 (Sai Micro) 其全资子公司 Silex Microsystems 是全球最大的纯 MEMS 代工厂，拥有成熟的晶圆级封装和光学器件加工经验，已公开表示正积极布局硅光子加工服务（来源: 公司 2023 年互动易）。但 2024 年公开资料未见其为硅光子专项建设新产能。

9. 市场规模

有关硅光子晶圆集成的市场规模，不同分析机构因划分边界不同，数字差异较大。下文仅引用有明确来源的数据，并注明年份与口径。

• 硅光子芯片市场：Yole Group 在 2023 年发布的光子集成电路报告预测，全球硅光子芯片（PIC）市场将从 2022 年的约 2.2 亿美元增长至 2028 年的 9–11 亿美元，复合年增长率约 27%-30%。该口径仅统计硅光子芯片销售，不含封装、模块和系统。
• 带硅光引擎的光收发器市场：LightCounting 在 2024 年 1 月报告中指出，2023 年基于硅光子技术的数通光模块销售额约为 2.5 亿美元，占整体数通模块市场约 5%；预计 2028 年该占比将提升至 20% 以上，对应销售额接近 15 亿美元。
• CPO 市场：由于 CPO 尚处于导入期，市场规模极小。LightCounting 预测 2024 年 CPO 端口出货量仅数千个，总价值不足 1 亿美元；到 2028 年可望增至 10 亿美元级别（来源: LightCounting CPO Report 2024）。需要注意，该预测具有高度不确定性，实际可能随着 AI 网络需求的变化而大幅上下修。
• SOI 晶圆用于光子学：Soitec 年报（FY2023 截至 2023 年 3 月）中提到，其服务于光子应用的 SOI 晶圆营收约 5000 万欧元，占总营收不到 5%，但同比增速超过 50%。这从上游佐证了下游需求的快速增长。
• 中国市场：赛迪顾问及中国光通信行业会议公开信息显示，2023 年中国硅光子光模块（含相干和数通）销售规模约为 25 亿元人民币（约 3.5 亿美元），但其中真正采用晶圆级集成工艺的芯片内核仍大量依赖境外代工，公开资料未见本土晶圆级代工收入统计。

10. 玩家对比

说明：以上内容依据各公司财报、技术论坛及行业报告（2023–2024）整理，财务指标仅作定性。

11. 风险

硅光子晶圆集成虽然前景光明，但产业化和规模化仍面临多重实质性风险。

技术成熟度与良率风险 异质集成 III-V 族材料与硅的键合良率，以及晶圆级光学测试的吞吐量与完备性，仍处于改善期。若某一关键步骤良率徘徊于 90%-95% 以下，每颗光引擎的成本将难以达到商业爆发点。公开资料未见有机构公开披露全流程综合良率。

热管理风险 高密度集成光电器件与计算芯片使热流密度急剧上升。激光器波长、微环调制器的谐振峰均对温度极度敏感，即便几摄氏度的波动也会引发链路中断。现有的微热电冷却器（TEC）方案功耗和体积对 CPO 并不友好，若无新的散热架构，热问题可能成为突破算力天花板的最大拦路虎。

标准化与互操作性缺失 CPO 光接口的机械、电气和光学规格尚未形成统一标准（如 OIF、IEEE、COBO 均有提案，但未统一）。这导致服务器、交换机、GPU 制造商和光引擎供应商各守一方，互不兼容，生态割裂将延迟大规模部署。

成本曲线不及预期 硅光子的核心成本逻辑在于“半导体规模制造带来低价”。但在累计出货未达千万级之前，研发分摊、专用设备折旧、封装测试的固定成本将使单位成本仍高于现有分立方案。尤其若 AI 网络部署节奏波动，初期产能空置，成本优势难以兑现。

供应链集中地缘风险 高端 SOI 晶圆（Soitec 法国、日本）、III-V 外延片（英美日）、高精度键合机（奥地利 EVG、新加坡 ASMPT）、部分关键光刻胶和气体，均高度集中在少数地区。极端情况下，先进硅光子产能可能作为管制物项受限，对中国等地企业影响尤大。

人才与跨学科缺口 硅光子需融合集成电路设计、光学、封装、热力学等多学科知识，全球具备晶圆级集成实战经验的团队极为稀缺。未来产业扩张可能受制于人才供给不足。

12. 误读纠偏

误读1：「硅光子就是用硅来做激光器」 这是最常见的误解。硅自身是间接带隙半导体，发光效率极低，无法充当激光器增益介质。硅光子技术中，激光器无一例外都使用 InP 等 III-V 族材料，硅做的只是低损耗波导、调制器和探测器。因此，不存在「纯硅激光器」的商用产品。

误读2：「硅光子马上会完全取代传统光模块」 硅光子主要优势在短距离高密度连接（如 500m–2km 的 DR/FR），长距离相干传输和某些工业级场景仍然需要 LiNbO3 调制器、InP 激光器模块等分立方案。未来十年将呈现「并行共存」，而非一边倒替换。

误读3：「我们有自己的硅光子芯片设计，就等于产业链安全」 设计只是整个链条的一环。没有本土开放式晶圆级集成代工平台，设计出的芯片只能拿到 GF 或台积电流片，仍然受制于海外的工艺迭代、产能分配与出口政策。真正的产业安全需要“设计 + 制造 + 封装测试 + 材料”四链贯通。

误读4：「CPO 就是硅光子晶圆集成的唯一应用」 晶圆级硅光子集成还可应用于激光雷达、生物传感器、量子计算的光子部分以及光子神经网络，市场空间远不止数据通信。只不过目前 AI 驱动的数据通信是最大、最确定的产业化出口。

误读5：「只要有先进 CMOS 产线，就能顺便做硅光子」 虽然硅光子能用 90nm/45nm 节点，不需要最尖端的 EUV 光刻，但其对波导侧壁粗糙度、SOI 膜厚均匀性、III-V 键合洁净度的要求远高于同节点数字电路。产线需专门调试，并非「装上工艺包即可运行」。

13. 最新事件

以下为截至 2024 年 8 月，影响该领域的最新可查动态。

• 台积电 COUPE 路线图提速：2024 年 4 月台积电北美技术研讨会上，该公司表示 CPO 组件将在 2024 年下半年开始接受客户验证，2025 年实现小批量生产，较原计划略有加快（来源: 台积电技术论坛媒体报道）。
• Intel 获得微软定制 CPO 订单：2024 年 2 月 Intel 宣布，微软已成为其 1.6T 硅光子引擎的首批客户之一，用于 Azure 数据中心内部互连（来源: Intel 新闻稿）。该合作体量未披露。
• Ayar Labs 等初创公司获新融资：2024 年 5 月，专注于片间光 I/O 的 Ayar Labs 完成 1.3 亿美元 C+ 轮融资，由 NVIDIA、AMD 等企业投资。其方案即依托于 GF 的 45CLO 硅光平台（来源: Ayar Labs 新闻）。这显示 GPU 巨头开始直接押注光 I/O。
• 华为在 2024 年分析师大会上提及光子战略：华为表示已将「光互连」作为下一代数据通信的核心技术方向，并探索硅光集成在整体芯片互连中的应用，但未透露具体工艺节点及代工来源（来源: 华为分析师大会 2024 每日纪要）。
• LightCounting 调整 1.6T 模块渗透预期：2024 年 7 月，LR 报告将 1.6T 硅光模块的批量部署时间从原预测的 2026 年提前至 2025 年，主要因 AI 集群对带宽的迫切需求（来源: LightCounting 2024 年 7 月高级网络市场预测）。

14. 跟踪指标

为持续观察硅光子晶圆集成产业化进展，可以跟踪以下可度量指标，皆可通过公开报告、行业协会及公司财报获取。

1. N x 800G / 1.6T 光模块出货占比 追踪主流光模块厂商（中际旭创、Coherent 等）的季度出货结构，特别留意硅光子方案的渗透率变化。LightCounting 每季度会发布模块出货估算。

2. CPO 交换机/GPU 系统发布或部署公告 博通、思科、NVIDIA 等公司的 CPO 产品问世时间、供应链合作伙伴公告，标志着从模块到系统级的迁移。

3. 代工厂硅光子专项资本开支 Intel、台积电、GF 在财报中对硅光子相关产能投资的披露，直接反映供给侧的规模化决心。

4. SOI 晶圆出货面积与光子用途占比 通过 Soitec 等公司的季度财报电话会注释，了解光子专用 SOI 晶圆销售面积的季度环比变化。

5. OIF / IEEE / COBO 等标准组织相关规范的进展 标准制定推进到哪一阶段，是否有重大投票通过，决定了产业互操作性的基础是否就绪。

6. III-V 族键合设备订单（EVG、ASMPT) 半导体封装/键合设备商的订单额及客户背景，是未来产能扩张的先行指标。相关数据可在设备厂商的投资者报告中找到。

7. 高校/研究所产研合作及论文发表 重点关注 Nature Photonics、Optica 旗下期刊及 OFC、CLEO 大会，从中窥视下一代异质集成、热管理、新材料方案的成熟度。

8. 中国本土硅光代工线建设公告 国内是否有新的开放式硅光子 MPW 产线投入建设或试产，这是判断本土产业链突破的关键事件。

15. 信源

本页内容援引或参考的公开信息源包括但不限于（按类别列出，非详尽列表）：

• 行业分析报告: LightCounting（市场预测、模块出货），Yole Group（光子集成电路、SOI 市场），Omdia（光网络设备），Cignal AI（相干光学）。

• 公司官方资料: Intel 新闻室与技术日材料，TSMC 技术论坛简报，GlobalFoundries 年报及技术平台文档，Broadcom 产品简介，中际旭创 2023 年报，光迅科技 2023 年报，Soitec 年报，ASMPT/EVG 网站技术白皮书。

• 学术与会议: OFC (Optical Fiber Communication Conference) 2023/2024 论文，CLEO 2023/2024，Nature Photonics 硅光子与异质集成评述论文。

• 媒体与科技新闻: Lightwave，光纤在线，Semiconductor Today，IEEE Spectrum，AnandTech（部分硅光报道）。

• 行业协会与标准: OIF（光互联网论坛），COBO（共封装光学合作组），IEEE P802.3df/dj 工作组。

免责声明：本页内容仅为 AI 产业链知识梳理与信息整合，旨在提供背景参考与学习材料，不构成任何形式的投资建议、要约或推荐。所有数据和信息均来源于公开的行业报告、公司公告、技术文献及媒体报道，并力求标注信息口径与时间。市场与技术瞬息万变，请以最新官方信息为准。