Scotten Jones 的认知框架 · 思想体系

1. 节点名先降权，密度和执行分开看

Jones 最容易被外部记住的信念，是节点名不可直接比较。Intel、TSMC、三星都可以把自家工艺叫成漂亮的节点名，但这些名字混合了市场定位、历史命名、设计规则和路线图叙事。Jones 的做法是把节点名降权，用晶体管密度、SRAM 面积、关键设计规则等统一量纲折算等效节点。Intel 10nm 的案例最能说明边界：在账面密度上，它可以高于 TSMC 7nm；但 Intel 10nm 的良率、延期和商业落地失败又说明，密度领先不等于制造执行领先，更不等于商业领先。这个二分是读 Jones 的第一护栏。

2. 成本不等于价格，价格不等于利润

第二个信念是成本链条不能被偷换。晶圆成本模型再精细，也不能直接变成代工报价、毛利率或股价判断。代工价格包含客户分层、长期协议、战略 margin、产能稀缺、产品组合和竞争策略。Jones 能帮助研究者理解某条工艺路线的成本底层，却不能替代商业定价分析。深研材料把这个边界写得很清楚：成本不等于价格，价格不等于利润，利润不等于股价。正因为他的数字看起来很精确，越需要在每个输出旁边标注假设和用途。

3. 光刻采用是替代方案经济账

第三个信念是光刻路线不能按“更先进”排序，而要并排比较替代方案。EUV、High-NA、低 NA 双重曝光、多重图形化、设计规则放松、chiplet 分割，都可能解决部分相同问题。Jones 关心的是给定节点下，单次 High-NA 曝光与低 NA 双重曝光相比，设备价格、吞吐、剂量、掩膜数、良率收益、周期收益和设计规则收益合起来谁更便宜。2024 年他对 Intel High-NA 的判断，就是建立在“Intel 特定路线可能经济上成立”这个前提上，而不是宣布全行业都该采用。

4. 跑量决定先进节点是否成立

第四个信念是先进节点越来越受固定成本支配。掩膜组、设计验证、EDA、IP、试产学习和客户导入成本不断升高，导致“能做出节点”不等于“能把节点做成经济产品”。Jones 会先问这条线能跑多少片晶圆，谁承担设计和掩膜固定成本，客户是否足够集中，产能利用率能否支撑折旧。Logic 2034 相关判断里，他强调 2nm 以后晶圆成本上行、晶体管降本变钝、chiplet 更像一次性收益，而非无限压低单位成本的魔法。

5. 产品类型不能共用缩放叙事

第五个信念是逻辑、DRAM、3D NAND 不能被一个“先进制程”框架统治。3D NAND 的经济发动机主要是垂直堆叠、string stacking、沉积刻蚀和单位 Gb 成本，而不是把逻辑的 EUV 崇拜照搬过去。LithoVision 2020 中，他表达“不预期 EUV 被 3D NAND 采用”的判断；截至 2026 年，3D NAND 量产仍没有像逻辑或部分 DRAM 那样成为 EUV 的主要采用场景。这条判断体现了他的反直觉能力：设备越先进，不代表所有产品结构都需要它、付得起它。

6. 所有数字必须带边界条件

Jones 的写法常给出很细的变量，但他的成熟之处在于数字通常伴随边界。深研材料提到的边界包括绿地厂、35k wpm、是否含设计成本、是否含边缘排除等。少了这些条件，模型输出会变成“硬数字幻觉”。同样一个 High-NA 结论，换成不同厂商的掩膜能力、节点设计、客户结构、学习曲线和量产节奏，结论可能完全不同。真正学习 Jones，不是背某个数字，而是学会在每个数字后面追问：假设是什么，谁适用，什么情况下失效。

第一步：定义对象，切掉模糊口号

Jones 的完整链路从定义对象开始。研究者不能只说“先进制程”“EUV”“High-NA”“下一代 NAND”，而要先锁定产品类型、节点、厂商、目标层、产线形态和比较对象。比如分析 High-NA，问题不是“High-NA 是否先进”，而是“在 Intel 某一后续逻辑节点上，High-NA 单次曝光相对低 NA 双重曝光能否降低每片合格晶圆成本”。分析 3D NAND，问题不是“是否该用最先进光刻”，而是“在垂直堆叠、层数增加、刻蚀和单位 Gb 成本主导的产品结构里，EUV 是否能带来足够经济收益”。

第二步：拆工艺路线，列出真实步骤

对象明确后，他会把路线拆成可计量步骤。逻辑节点要看前道层数、关键光刻层、曝光次数、设计规则、良率爬坡和掩膜组；存储要把 DRAM 与 NAND 分开，NAND 还要看层数、string stacking、沉积刻蚀、外围电路和单位 Gb 成本；晶圆尺寸迁移要看设备族群是否同步升级。450mm 案例中，表层叙事是晶圆面积变大、单位面积成本可能下降；Jones 的拆法则会追问设备吞吐、设备商研发投入、生态资本开支、客户愿意买多少、资本回收期能否闭环。

第三步：列成本科目，不让变量藏起来

第三步是把成本拆到科目：设备折旧、材料、人工、厂务、掩膜、曝光次数、良率、产能利用率、维护、周期时间、边缘排除、设计和验证摊销。这样做的价值，是把技术争论从形容词转成可复核的表。High-NA 的例子里，设备更贵、吞吐不同、剂量和工艺窗口不同，但可能减少多重曝光、缩短周期、降低某些叠对和缺陷风险。Jones 会把这些正负项放到一张账里，而不是只抓住设备价格或分辨率单点判断。

第四步：设边界条件，防止模型漂移

第四步是写清假设。深研材料反复提醒，Jones 的数字必须带边界：是否绿地厂，产能是否 35k wpm，利用率如何，是否包含设计成本，是否计算边缘排除，良率曲线取什么水平。没有这些条件，比较没有意义。比如同一条 High-NA 路线，在 Intel、TSMC、三星处可能得出不同结论，因为厂商的内部掩膜能力、客户规模、节点节奏、设计规则、学习曲线和战略目标不同。Jones 方法的关键不是给所有人一个答案，而是让不同答案的输入假设暴露出来。

第五步：替代方案并排比较

第五步是把替代方案放在同一口径里比较。分析光刻，要把 High-NA 单次曝光、低 NA 双重曝光、更多多重图形化、设计规则调整、chiplet 拆分同时放入模型；分析逻辑路线，要把密度、单晶体管成本、晶圆成本、掩膜摊销和先进封装配套一起看；分析碳足迹，要把 REC、真实低碳电力、电网结构、工艺能耗和产量增长同表处理。只有并排比较，才能避免“单一技术宣传”把研究带偏。

第六步：把结论转成可追踪变量

最后一步不是下口号，而是写验证条件。3D NAND 不采用 EUV 的判断，验证信号是三星、SK 海力士、铠侠/西数等 NAND 路线图继续围绕层数与堆叠，且 EUV 不进入量产关键层；证伪信号是任一 NAND 大厂宣布 EUV 用于量产层并形成成本优势。High-NA 判断的验证信号是 Intel 14A 或后续节点是否把 High-NA 推入稳定 HVM，TSMC A16/A14/A13 是否继续不用，ASML High-NA 订单节奏如何。Logic 2034 的验证信号则是单晶体管成本曲线、2nm/1.4nm 晶圆报价、先进封装成本占比。Jones 的方法论最终服务于持续跟踪，而不是一次性断言。

能力圈：制造成本、节点密度、光刻经济学

Jones 的能力圈非常清晰：半导体制造成本、逻辑节点密度、光刻路线经济学、DRAM/NAND 工艺成本、晶圆厂资本结构、掩膜摊销、碳足迹模型。他最适合回答的问题不是“某股票要不要买”，而是“这条路线是否算得过账”“这个节点在统一口径下到底多密”“某设备采用的经济前提是什么”“某项固定成本需要多少跑量才能摊薄”。这类问题刚好落在他长期积累的 IC Knowledge 模型和 TechInsights Semiconductor Manufacturing Economics 角色之内。

具体到逻辑节点，他擅长把厂商营销名转成等效密度口径，并提醒读者区分账面密度和制造执行。Intel 10nm 与 TSMC 7nm 的比较就是典型案例：密度表可以让 Intel 看起来领先，但量产延期、良率和商业导入让这个领先无法自动变成产业结果。具体到光刻，他擅长做替代方案经济学，尤其是 EUV、High-NA、低 NA 多重曝光之间的合格晶圆成本比较。具体到存储，他会把 DRAM 与 3D NAND 分开，提醒 NAND 的关键经济驱动不是照搬逻辑先进光刻，而是层数、堆叠、刻蚀和单位 Gb 成本。

他的边界同样重要。第一，他不应被用来回答短期股票问题。深研明确说，他无公开基金持仓和交易纪律，因此“仓位、风控、卖出纪律”只能改写为研究结论的风控纪律。Jones 的公开材料不构成投资建议，不给目标价、方向或买卖建议。第二，他不能替代客户议价、真实报价、管理层执行力、产能爬坡内部良率、地缘政治政策结果和公司治理分析。制造成本是底层约束，但商业结果由更多变量共同决定。

第三，他的模型不能直接预测价格和利润。代工报价不是成本模型的机械加成，而是长期协议、客户分层、产能紧缺、战略关系、竞争态势和产品组合共同作用的结果。第四，他对公开读者的可见度在 2022 年 TechInsights 收购后下降。深研材料指出，公开深度内容频率下降，更多新鲜判断可能进入 TechInsights 体系内；SemiWiki 上仍有存量文章和少量新文章，但系统性最新模型大概率在付费墙后。公开研究者看到的可能是延迟且选择性的内容。

第五，成本模型无法覆盖制造执行中的组织问题。Intel 10nm、Intel 4、High-NA 争议都说明，账面经济性不等于商业胜利。良率爬坡、客户信任、设计生态、内部协同、供应链准备和战略节奏可能压倒静态模型。Jones 的强项是把成本和路线算清，弱项不是“不懂产业”，而是任何成本模型都天然难以完整捕捉执行混乱和组织摩擦。

使用他的正确方式，是把他放在研究流程的底层：先用 Jones 框架审计技术路线和成本假设，再用公司财报、客户采用、订单、供应链数据、政策约束和竞争格局补全商业判断。换句话说，他是半导体研究里的成本会计和路线图审计员，不是组合经理、交易员或宏观预测师。

把叙事翻译成成本表后，共识会塌掉

Jones 的 alpha 不来自“知道某公司下季赚多少”，而来自把半导体叙事翻译成成本表后，许多市场共识会露出裂缝。普通叙事喜欢说某节点领先、某设备必选、某技术代表未来；Jones 会把这些话改写成：每片合格晶圆成本是否下降，固定成本由谁承担，跑量能否摊薄，良率是否足够，替代方案是否更差，产品结构是否真的需要这项技术。这个动作本身就是 alpha 来源，因为多数错误不发生在数据缺失，而发生在问题问错。

第一类 alpha 是光刻路线采用节奏的预判。EUV 与 High-NA 是最典型的战场。市场容易把 ASML High-NA 看成全行业自然升级，但 Jones 会问厂商特异性经济账。Intel 为什么可能更适配？可能涉及内部掩膜能力、背面供电、路线卡位、图形化经验和节点设计。TSMC 为什么可以更谨慎？可能因为低 NA 多重曝光、客户规模、成本控制和路线节奏已经足够。2024 年 Jones 判断 High-NA 对 Intel 特定条件可能有略超 10% 的成本下降；但 TSMC 后续对 A16/A14 等节点采取更谨慎路线，说明这个结论不能外推成“全行业 High-NA 必然经济”。

第二类 alpha 是先进节点客户集中度和固定成本摊销。先进节点越往后，掩膜组、设计、验证和 IP 成本越高。Jones 会逼研究者问：谁有足够产品量，谁有足够客户群，谁能把一次性成本摊薄，谁只能做漂亮路线图却无法跑出经济规模。Logic 2034 中，他把远期密度、晶圆成本、单晶体管成本、chiplet 一次性收益分开看。深研提到 757 MTx/mm² 这样的远期密度数字，但真正重要的不是数字本身，而是 2nm 以后晶圆成本上行、晶体管降本温和、chiplet 不能无限抵消制造成本。

第三类 alpha 是存储路线差异纠偏。许多研究会把“先进光刻”泛化到所有半导体产品，但 Jones 会把逻辑、DRAM、3D NAND 分开。LithoVision 2020 的 3D NAND/EUV 判断尤其有价值：他不是反 EUV，而是反把 EUV 套到 NAND 的垂直堆叠经济里。NAND 的核心变量是层数、string stacking、沉积刻蚀和单位 Gb 成本；如果 EUV 无法在这些变量上形成成本优势，它就不是必选项。截至 2026 年，这条判断仍基本成立。

第四类 alpha 是碳和能耗成为制造成本项。Jones 把碳足迹纳入制造经济学，不是为了写绿色口号，而是把电网结构、真实低碳电力、REC、单位晶圆碳足迹和产量增长拆开。未来如果客户把供应链碳披露纳入代工选择，或者区域电网约束变成产能边界，碳会计就会从公关材料变成成本模型。这个视角能让研究者比只看资本开支和节点命名的人更早识别先进制造的隐性约束。

第五类 alpha 是识别“硬数字幻觉”。Jones 的模型看起来精密，但他反而提醒读者必须盯住假设。SemiAnalysis 与 Jones 在 High-NA 争议中可能得出不同方向，TSMC 行为又提供另一组现实信号。这说明 alpha 不在于崇拜某一张表，而在于把不同模型的输入条件摊开，寻找真正决定结论的变量。

第一战：450mm 晶圆经济性判断

Jones 最具代表性的“封神之战”不是股票判断，而是 450mm 晶圆时代的经济性审判。2010 年代初，半导体行业认真讨论从 300mm 迁移到 450mm。表面逻辑很诱人：晶圆面积变大，单片能切出更多芯片，理论上可能摊薄单位成本。但 Jones 的处理不是站队技术乐观或悲观，而是从设备吞吐、设备商 ROI、资本投入和成本仿真入手。他关心的问题是：设备商要为 450mm 重新开发多少机台，客户购买规模能否支撑设备商回本，晶圆厂资本开支是否能得到足够单位成本下降，整个生态是否能形成闭环。

结果是，450mm 产业化基本搁置。行业没有进入真正的大规模 450mm 晶圆制造时代，核心阻力正是设备商和生态资本投入无法闭环。这个案例验证了 Jones 的底层信念：面积和技术潜力不是充分条件，设备生态的投资回报才是决定路线能否成气候的硬约束。它也说明他最擅长的不是预测发布会口号，而是判断一条路线是否能让产业链每个关键参与者都算得过账。

第二战：LithoVision 2020 与 3D NAND 不用 EUV

第二个代表性战役发生在 LithoVision 2020。Jones 当时表达“不预期 EUV 被 3D NAND 采用”的判断。这个判断在当时并不迎合“先进设备会扩散到一切先进制造”的线性想象。逻辑芯片使用 EUV，部分 DRAM 也走向 EUV，许多人自然会问 NAND 是否也会跟随。但 Jones 的框架要求回到产品经济：3D NAND 的核心是垂直堆叠、层数提升、string stacking、沉积刻蚀和单位 Gb 成本，而不是横向缩放里的光刻层数逻辑。

截至 2026 年，这条判断仍基本成立。3D NAND 量产没有像逻辑或 DRAM 那样成为 EUV 的主要采用场景，主流路线仍围绕层数、堆叠、刻蚀和成本优化推进。这个结果让 LithoVision 2020 成为他的经典案例：他不是反对先进设备，而是判断产品结构是否真的需要且付得起先进设备。对研究者来说，这比“看好或看空 EUV”更有价值，因为它把问题从设备崇拜改成产品经济适配。

第三战：等效节点法与营销节点拆解

第三个长期战役是等效节点法。Jones 把 Intel、TSMC、三星的节点名转换到密度账本中，强迫市场区分“营销节点”和“物理密度”。这不是某一天的事件，而是一套长期影响研究语言的工具。Intel 10nm 与 TSMC 7nm 的比较最能体现它的价值：Intel 10nm 在账面密度上可以很强，但制造执行失败又证明密度不是商业胜利。结果是，等效节点法既提高了研究精度，也暴露了自身边界：它能纠正节点名误导，却不能替代良率和量产执行判断。

第四战：2024 年 Intel High-NA 争议

第四个战役是 2024 年 High-NA。Jones 发表与 Intel High-NA 采用相关的公开文章，判断在特定假设下，High-NA 单曝光相对低 NA 双重曝光对 Intel 可能带来略超 10% 的成本下降，并认为 Intel 的路线和条件使其独特适合采用。结果是，Intel 侧路线部分支持“特定厂商适配”这个判断；但 TSMC 后续对 A16/A14 等节点采取更谨慎路线，实际行为更接近“High-NA 暂时不划算或非必要”的反方。这个战役的价值不是证明 Jones 永远正确，而是展示同一成本框架在不同厂商输入下会得出不同答案。

争议一：High-NA 不是全行业统一答案

Jones 当前最大的争议是 High-NA。2024 年，他判断 High-NA 对 Intel 特定路线可能有经济优势，甚至给出相对低 NA 双重曝光略超 10% 成本下降的方向性结论。但 SemiAnalysis 等反方测算更谨慎，TSMC 的实际路线也没有配合“全行业立刻转向 High-NA”的叙事。这里的风险不是简单说 Jones 错，而是说明他的模型高度依赖输入假设：设备价格、吞吐、剂量、掩膜数、良率收益、周期收益、设计规则、厂商掩膜能力和客户结构，任何一个变量变化都可能改变结论。把 Intel 条件外推到 TSMC 或三星，是典型误用。

争议二：Intel 密度判断暴露执行盲点

Intel 10nm 是另一类争议。Jones 对 Intel 10nm 账面密度的判断有依据，但 Intel 10nm 的良率、延期和商业落地失败说明，密度领先不是市场领先。2021 年前后关于 Intel 7nm、Intel 4 等效 TSMC 4.3nm 的判断也被深研材料标注为偏乐观；公开拆解口径显示 Intel 4 并未完全达到这种强度。这类案例提醒读者，等效节点法是必要工具，但它捕捉的是结构和密度，不是制造组织能力、客户信任和量产节奏。

风险三：公开信息滞后与付费墙缺口

2022 年 12 月 1 日 TechInsights 收购 IC Knowledge 后，Jones 的公开身份从独立模型商转向机构专家。深研指出，公开深度内容频率下降，更多新鲜判断可能进入 TechInsights 体系内。对外部读者而言，这会形成两个风险：一是可见材料可能滞后，二是公开内容可能只是完整模型的一部分。若没有授权材料，不能把付费墙后的模型想象成自己已经掌握；也不能用早期公开文章替代最新产业输入。

风险四：模型商业语境需要识别

成本模型服务对象可能包括制造商、设备商和投资人。公开结论虽然可读，但仍处在商业模型供应商和机构专家的语境中。TechInsights 收购公告称 IC Knowledge 是成本建模领域 “world leader”，这是官方口径，不应当作独立第三方评级。Jones 的模型权威性来自长期产品化和客户使用，但研究者仍需区分来源性质：官网、收购公告、会议摘要、SemiWiki 文章、TechInsights 公开专家页和付费报告的证据权重不同。

风险五：归因污染

深研材料特别提醒，不能把 SemiAnalysis 的《High-NA EUV is Worse》包装成 Jones 方法论源头。内部素材已核实，该文未引用 Jones、IC Knowledge 或 TechInsights，且结论与 Jones 2024 年文章相反。产品表达若把他写成“被 TSMC 验证的 High-NA 反对派”，就是错误归因。Jones 的真实立场更复杂：他认为 High-NA 对 Intel 特定条件可能成立，同时 TSMC 的行为说明不能外推到全行业。

合规风险：硬数字容易被误读成荐股

Jones 不提供公开持仓战绩，不给目标价，不构成投资建议。最大的合规风险，是把“某路线成本更优”直接改写成“某股票应该买卖”。成本只是产业链底层变量，不能替代价格、利润、估值、财务周期、客户采用、竞争格局和风险承受能力。正确使用方式是：把每个判断写成可验证的产业变量，例如 Intel 14A/High-NA 是否进入稳定 HVM，TSMC 是否继续延后 High-NA，NAND 是否出现 EUV 量产层，先进节点单晶体管成本是否继续降得动。

1. 建一张“制程成本审计表”

最值得复用的第一件事，是把任何半导体技术新闻放进成本审计表，而不是直接复述厂商话术。表的第一列写对象：逻辑、DRAM、3D NAND、先进封装还是晶圆尺寸迁移；第二列写比较对象：High-NA 对低 NA 双重曝光，EUV 对多重图形化，450mm 对 300mm，chiplet 对单片大 die；第三列写成本科目：设备折旧、材料、人工、掩膜、曝光次数、良率、产能利用率、设计验证和周期时间；第四列写假设：绿地厂还是既有厂，是否 35k wpm，是否含边缘排除，是否含设计成本。这样做能立刻过滤掉很多“听起来先进”的叙事。

2. 把节点新闻拆成“密度、执行、经济性”三列

第二件可复用的事，是不要再问“谁的节点更先进”，而是拆成三列。密度列看晶体管密度、SRAM 面积和关键设计规则；执行列看良率、延期、HVM、客户采用和产能爬坡；经济性列看晶圆成本、单晶体管成本、掩膜摊销和客户跑量。Intel 10nm 的案例说明，密度列可以好看，执行列却失败；TSMC 的案例说明，命名未必最激进，但量产执行和客户规模可能更重要。这个三列表能帮助研究者避免被“等效节点”或“营销节点”任何一端单独绑架。

3. 对设备升级做替代方案比较

第三件可复用的事，是把设备升级当成经济替代问题。看到 High-NA，不要只看 ASML 设备是否更先进，而要同时列出低 NA 多重曝光、设计规则调整、良率收益、周期缩短、掩膜变化和客户特异性。看到 EUV 进入某类产品，也要问该产品结构是否真的需要它。Jones 对 3D NAND 的判断可以直接当模板：NAND 的经济核心是层数、堆叠和单位 Gb 成本，所以 EUV 不是自然答案。这个方法同样适用于 DRAM、先进封装、背面供电和 chiplet。

4. 把开放预测写成可证伪清单

第四件可复用的事，是每个结论都写验证信号和证伪信号。3D NAND 不用 EUV 的验证信号，是主要 NAND 厂继续围绕层数与堆叠推进，EUV 不进入量产关键层；证伪信号，是任一大厂宣布 EUV 用于量产层并形成成本优势。High-NA 的验证信号，是 Intel 14A 或后续节点稳定 HVM，TSMC A14/A13 是否继续不用，以及 ASML High-NA 订单节奏；证伪信号，是 Intel 因成本或良率放缓采用，或 TSMC 提前大规模转向。碳会计的验证信号，是客户供应链碳披露要求提高、电网约束显性化、单位晶圆碳成本进入代工选择；证伪信号，是碳价长期不显性且客户不把碳足迹纳入选择。

5. 使用时保留合规边界

Jones 可学习的是研究方法，不是股票答案。普通用户可以把这套框架产品化为“制程成本建模课”“半导体路线图误读纠偏”“High-NA 观察卡”“先进节点摊销计算器”，但每次都要标注：不荐股、不写目标价、不把成本表直接当利润预测。最实用的训练方式，是每读一条节点新闻就先降权节点名，再补密度、良率、产能、客户采用和成本科目；每读一条设备新闻就问替代方案；每读一条存储新闻就先分 NAND、DRAM、HBM。长期坚持，研究者会从复述产业叙事，转向审计产业叙事。