Ian Cutress 的认知框架 · 思想体系

第一条核心信念是 先审定义，再谈领先。Cutress 看半导体宣传，最先问的不是谁更强，而是指标到底在量什么。节点名是不是营销名？密度是平面逻辑密度、堆叠后体积密度，还是把不同层加总后的类比密度？benchmark 是真实工作负载还是峰值测试？2026-05-25 他围绕 Huawei 14A 争议连续发帖，直接问 equivalent 到底指什么：chip performance、logic density、power，还是全部。他还补充 DTCO 多年来都是节点和芯片设计的一部分，做得好可以带来 node-or-better uplift，但 2031 年的 14A equivalent 也可能只是 SMIC 7+++++ 的长期改良。这个信念的价值在于把领先落后从口号拉回可定义对象。来源：本地 X status 2058929913189613781。

第二条是 芯片是系统工程，不是单点规格竞赛。他看 AI accelerator 不会只看 TOPS，而会同时问内存带宽、封装、互连、功耗、可编程性、软件、驱动、编译器和真实 workload。深研第 13 节把他的未来判断写得很清楚：AI 芯片竞争越来越像系统工程竞争。2026-06-11 他回看 Hot Chips 2017 的 Intel Xeon Phi Knights Mill，指出当时的 2.5D MCDRAM、3D stacking、reduced precision 和 deep learning 图，放到今天 AI 加速器里也不突兀。这个案例说明他不是把 AI 硬件当全新物种，而是用历史材料识别哪些概念早已存在，哪些瓶颈今天才被商业化放大。来源：X status 2064881299907858923。

第三条是 会议论文和工程现场优先于传播话术。他偏爱 Hot Chips，因为深研记录其评价是 engineers’ conference，少一点营销，多一点 leading-edge silicon。2026-06-15 他发 More Than Moore 关于 LPDDR6 的内容，说自己在 Computex 和很多人聊 DDR6/LPDDR6，但真正拆解要回到 ISSCC papers，看 Samsung 与 SK Hynix 做了什么。来源：More Than Moore RSS 2026-06-15，X status 2066495720937390170。第四条是 人才和架构按产品周期计时。2026-06-17 的 3-7 年原话让他区别于短线叙事：架构师加盟不是下季度变量，而是未来产品线的早期信号。第五条是 顾问身份要披露、观点要分层使用。深研提醒 More Than Moore 公开披露曾向高科技公司提供付费研究/咨询，因此使用其观点时要区分独立评论、客户相关内容和即时社交发言。

Cutress 的方法论可以拆成一条可执行链路。第一步：收材料，但不先信材料。 他会读厂商架构日、Hot Chips、ISSCC、ECTC、IEDM、GTC、Computex 资料，也会看 white paper、路线图、论文和 demo。关键动作是把所有名词列成待定义项：节点、密度、良率、功耗、封装形式、内存技术、互连 pitch、软件生态、上市时间。2026-05-28 他讨论 Huawei 约 2 micron interconnect pitch 时，把 imec 在 ECTC 的论文拿来做参照：200nm hybrid bonding、below 40nm overlay、整片 300mm wafer、25% Cu density、EVG 新 bonding 系统、SiCN dielectric、高优化 CMP。这里不是随口比较，而是把互连 pitch、overlay、晶圆尺寸、铜密度和工艺流程列成可核查字段。来源：X status 2060002462887559209。

第二步：检查指标是否内部一致。 工艺节点、晶体管密度、die size、频率、功耗、良率和封装成本之间不能互相打架。2026-05-25 他看 Huawei 14A 叙事时，先判断这不是 huge breakthrough，而是因为不能 scale lithography，所以加速路线图的其他部分；然后提出 logic splitting 要 tight pitch TSVs 和 best-in-class HBI，即使 2026/2027 出来，2031 达到 14A equivalents 仍有很长路。这个步骤的重点不是否定，而是把一个大词拆成光刻、TSV、HBI、DTCO、多重图案化等工程约束。来源：X status 2058929913189613781。

第三步：找历史类比与产品周期。 他用 AnandTech 时代的评测经验和 Hot Chips 记忆建立时间轴。例如 2026-06-11 他把 Knights Mill 与现代 AI accelerator 对照，说明许多看似新的结构，早在 2017 Hot Chips 就已经出现在 Intel Xeon Phi 上。这个类比能防止把旧技术包装成全新范式。再结合 2026-06-17 的 3-7 年产品周期原话，判断某个架构师、团队或 IP 转移何时可能影响真实产品，而不是被招聘新闻带节奏。

第四步：通过访谈获得一手语境。 深研列出他访谈 Jim Keller、Krste Asanovic、Ampere、Ayar Labs 等人；More Than Moore RSS 也显示 2026-01-15 访谈 Krste Asanovic，2026-01-29 访谈 AMD CTO Mark Papermaster，2026-04-14/15 分别对话 Synopsys CEO Sassine Ghazi 与 Cadence CEO Anirudh Devgan。访谈不是为了引用权威背书，而是补全工程师如何定义问题。第五步：翻译成公众可理解的约束清单。 他最后会用视频、X、Substack、直播把复杂材料转成具体问题：有没有实机 demo？software stack 是否可用？内存墙如何处理？封装是否支撑？这个流程让他成为叙事质检员，而非荐股者。

他的能力圈首先是 CPU/GPU/AI 加速器架构。AnandTech 十一年深度评测给了他消费级 CPU、服务器 CPU、主板、功耗、频率和平台生态的底层训练；离开 AnandTech 后，他用 TechTechPotato 与 More Than Moore 扩展到 AI accelerator、HBM、RISC-V、chiplets、CPO、High-NA EUV、EDA 和 silicon infrastructure。深研列出的覆盖范围包括 x86、Arm、RISC-V、工艺节点、chiplets、HBM、封装、PC/服务器硬件和技术媒体生态。2026-02-03 More Than Moore 发 Beyond the Instruction Stream，访谈 NextSilicon 架构 VP Ilan Tayari；2026-04-16 发 IBM Spyre AI accelerator deep dive，标题强调企业 AI 推理和八年研发；这些都说明他能在架构层讨论指令流之外的计算组织，也能跟踪专用 AI 推理芯片从研发周期到系统定位。来源：iancutress_stream_feed.json。

第二个能力圈是工艺、封装与制造设备的解释，而不是纯供应链侦察。2026-06-10 他讨论 ASML High-NA EUV：2024 slides 声称单次曝光 High-NA EUV 的层，相比 triple-exposure regular EUV 有 35% cost benefit，还能改善 pitch 和 tip-to-tip distance，并减少 steps；他也补充 Applied Materials Sculpta 这类工具可叠加使用。当天另一条更细：EUV 系统每秒要产生 50,000 tin droplets，inline refill 可以运行 100+ days，锡成本可能每天只是 cents。再一条提到 High-NA optics 的镜面直径约 1m，但 tolerance 约 20 picometers。来源：X status 2064778120293462377、2064761762453561510、2064496651869188335。这里体现的是工程解释能力：他能把先进光刻从大词拆成曝光次数、停机、液滴、镜面精度和成本结构。

边界同样重要。深研明确说他不是供应链出货侦察员，也不是股票分析师；对订单、ASP、毛利、客户采购、季度财务和渠道锁定，需要结合卖方、供应链或公司财报。比如他能质疑 NVIDIA N1X 的发布时间、功耗和成本是否清晰，2026-05-?? 在 X 上说这个产品 late、power questionable、cost unknown，但这不是盈利模型或目标价。来源：iancutress_tweets.json status 2196 附近。另一个边界是利益冲突：More Than Moore 公开披露曾向高科技公司提供付费研究/咨询，用户应把他的技术框架、独立评论、广告或客户相关内容分开看。最后，强工程视角可能低估商业执行变量：软件锁定、采购关系、资本预算、销售渠道和市场叙事有时能让技术上不完美的方案赢很久。

Cutress 的 alpha 不是供应链独家，也不是财报前瞻，而是深研所说的 技术定义审计。当市场被 AI silicon、国产替代、RISC-V、chiplet、AI PC、High-NA、HBM 等热词推着走时，他的独特价值是先判断这个故事在技术定义上是否成立。最典型案例是 #HuaweiMath。2026-05-25，他用三间卧室的 bungalow 类比：如果一层有 3 bedrooms，在上面再建一层又有 3 bedrooms，density 是否 doubled？这个比喻把抽象的 logic-on-logic stacking 问题翻译成普通人也能理解的定义审计：堆叠会增加单位占地面积中的功能量，但不等于 process logic density 本身提升。来源：X status 2058947825250054618。

第二个 alpha 来源是 把宣传口径改写成约束列表。同一串 Huawei 14A 讨论里，他没有只说真或假，而是列出约束：不能 scale litho，所以加快其他 roadmap；logic splitting 需要 tight pitch TSVs 和 best-in-class HBI；即使 2026/2027 推出，2031 用 SMIC multipatterning 达到 14A equivalents 仍有距离；equivalent 到底是性能、密度、功耗还是全部必须说明。之后 2026-05-28，他又用 imec ECTC 的 200nm hybrid bonding、below 40nm overlay、300mm wafer、25% Cu density 来建立参考系。这种做法的 alpha 在于避免被一个节点名骗走全部注意力。来源：X status 2058929913189613781、2060002462887559209。

第三个来源是 AI 时代的信息卫生。2026-05-25 他批评一篇 Huawei paper 有明显 AI 写作痕迹，提到 short stabby sentences、连续的 A, B and C、emdashes、false binary comparisons 和 GPT specific words。这个案例看似不是芯片技术，却非常关键：在 AI 生成营销材料变多后，研究者不仅要审技术定义，还要审文本生成方式、论证结构和非自然句式。来源：X status 2058942585322848578。第四个来源是 会议与人物网络的早期语境。他能在 Computex 聊 DDR6/LPDDR6，然后回到 ISSCC papers；能在 ASML 场合采访 Christophe Fouquet；能访谈 Krste Asanovic、AMD CTO、Synopsys/Cadence CEO。这些不是内幕，而是比二级传播更靠近工程定义的上下文。

如果要给 Cutress 找一个封神之战，深研强调不是某个单篇爆料，而是在技术争议中把厂商或市场 PPT 变成工程约束清单的能力。最清晰的一战是 2026-05-25 到 2026-06-15 的 Huawei 14A / #HuaweiMath / process density 纠错链。第一幕发生在 2026-05-25 15:15 UTC：他转向 Huawei 14A 争议，判断 doesnt look like a huge breakthrough，并解释如果无法继续 scale lithography，就会加速 roadmap 的其他部分；logic splitting 在 AMD 2021 roadmap 中展示得更清楚，但需要 tight pitch TSVs 和 best-in-class HBI；即使 2026/2027 有成果，2031 用 SMIC multipatterning 达到 14A equivalents 也还有长路。最关键的问题是 equivalent 是 chip performance、logic density、power，还是全部。结果：这条获得 255 likes、38 retweets、29 replies、48,600 views，成为这组讨论里传播最强的一条。来源：X status 2058929913189613781。

第二幕在同日 16:26 UTC，他用 bungalow 类比拆解密度问题：一层三间卧室，再加一层三间卧室，密度是否翻倍？这个比喻把 process density 与堆叠后的占地效率分开，让非工程读者也能看懂为什么把逻辑芯片堆起来不能直接说制程逻辑密度提升。随后 16:27 UTC，他又追问 Apple/Intel/Samsung 通常希望 80-90% yield 才发布产品，包括封装后的 binning，而 Huawei 是否愿意为 Kirin 接受 20% 或 30% yield；16:32 UTC 又指出 cooling 未被处理，并提到 IBM 早在 2000 年代初就做过 microfluidics 且持有相关西方专利。结果：争议从民族情绪或单点参数，被他拆成密度定义、良率门槛、散热与专利历史。来源：X status 2058947825250054618、2058948193568657662、2058949252374548610。

第三幕在 2026-05-28，他把讨论升级到论文级参照：imec 在 ECTC 展示 200nm hybrid bonding、below 40nm overlay、300mm wafer、25% Cu density、SiCN dielectric 和优化 CMP，指向 CMOS 2.0 与真正 logic-on-logic stacking 的未来。第四幕在 2026-06-15 09:07 UTC，他直接纠正一张 process node density 图，原话要点是 stack two logic chips 不等于 process logic density increased；14:54 UTC，他又用 #HuaweiMath 反讽，把 AMD MI450X 假设成 N2 top die + N3P base die，算出 2026 年 theoretical density 460.2 MTr/mm²，对比 Huawei 2031 年 295 MTr/mm²。结果：这场战斗把他的招牌完全展示出来：不荐股、不喊方向，只审定义、审工程路径、审可比口径。来源：X status 2060002462887559209、2066447403465445753、2066534798810550378。

第一类风险是顾问身份与内容边界。深研明确提醒 More Than Moore 公开披露曾向高科技公司提供付费研究/咨询，Cutress 也以顾问/Chief Analyst 身份服务半导体公司信息传达与品牌策略。因此使用他的观点时，不能把所有表达都当成完全独立研究；需要看是否为广告、是否为客户相关内容、是否有提前 briefing、是否在视频或文章中披露合作关系。比如 2026-06-10 他在 X 上发布 Arm Neural Dawn 内容时带有 #ad，说明他会标记广告，但用户仍应建立披露意识。来源：iancutress_tweets.json status 206452850… 附近；深研第 5、14 节。

第二类盲点是商业变量不在他的主场。他能指出 AI PC 的证伪点在 workflow，而不是 NPU 标签；能质疑 NVIDIA N1X late、power questionable、cost unknown；能判断 RISC-V 长期变量是生态和高性能实现进入真实系统。但他不是订单跟踪员，不以供应链排产、渠道库存、ASP、毛利和客户预算为主要信息源。一个技术上不干净的方案，可能因为生态锁定、开发者工具、渠道补贴、现有客户关系和采购周期而继续赢；一个技术优雅的架构，也可能因为软件迁移成本或销售能力不足而商业化很慢。用他的框架做产业研究时，最稳妥的定位是技术可信度过滤器，而不是完整投资结论。

第三类风险是视频化和社交媒体表达会被片段化。Cutress 的强项是把复杂技术讲清楚，但 X 上很多发言是即时反应，语气会更随意，比如 2026-06-15 #HuaweiMath 一条末尾只有 LOL，2026-05-25 批评 AI 写作痕迹也用了很直接的表达。如果脱离上下文转述，很容易把工程定义讨论变成站队。解决方式是回到长文、访谈、会议材料和原帖链条交叉验证。

第四类风险是工程正确不等于市场定价正确。深研提到他可能低估市场对简化叙事的定价力量：热点市场常常先奖励一句容易传播的话，而不是完整工程约束清单。比如 AI PC 可能在本地 workflow 未成熟时仍因品牌和渠道推动出货；RISC-V 可能在高性能生态未充分成熟前就被市场赋予过高想象；High-NA EUV 也可能被简化成先进制程万能钥匙，而真实问题还包括成本、良率、步骤减少、工具折旧和客户采用节奏。因此，学习 Cutress 要学他的定义审计和系统工程，而不是把他的每个即时判断当成交易信号。合规上本文不提供买卖建议、目标价或方向。

第一件可复用的事：建立发布会定义审计表。看任何芯片、AI PC、HBM、RISC-V、chiplet 或先进制程发布，先把厂商使用的关键字列出来：TOPS、token/s、bandwidth、latency、power、density、node、yield、interconnect pitch、package、software stack、demo。每个词后面问三件事：定义是什么、可比对象是谁、有没有被堆叠/峰值/选择性 workload 改写。Cutress 在 2026-06-15 对 process density 图的纠错就是模板：stack two logic chips 不等于 process logic density increased。普通研究者照这个做，可以先过滤一批看似宏大的技术宣传。来源：X status 2066447403465445753。

第二件：把产品拆成系统，而不是只看最亮指标。AI accelerator 要同时看架构、内存墙、互连、封装、功耗、编译器、驱动、生态和真实工作负载；AI PC 要看本地 workflow、OS、应用、agent harness 和 cross-app workflow，而不是只看 NPU 标签；先进工艺要看密度、成本、良率、曝光步骤、封装协同与软件工具。2026-06-10 他讨论 High-NA EUV 时同时提 35% cost benefit、single-exposure 对 triple-exposure、pitch、tip-to-tip distance、Applied Sculpta 的叠加价值；这就是系统拆解。来源：X status 2064778120293462377。

第三件：用时间常识约束兴奋感。任何架构师加盟、IP 迁移、路线调整都要按产品周期看。Cutress 2026-06-17 的原话是新架构师要 3-7 年见结果，一年可能 fine tuning，两年可能 adjustments，但 product will take three。把这句话放进研究流程，能避免把人才新闻、组织调整、战略口号误判成季度催化。来源：X status 2067290192298295785。

第四件：把热点争议转成可验证问题清单。以 Huawei 14A 为例，不要问真或假，而要问 equivalent 指性能、密度还是功耗；logic splitting 是否具备 tight pitch TSV 和 best-in-class HBI；良率是 80-90% 还是可接受 20-30%；散热是否处理；有没有论文级参照；是否只是 DTCO 带来的 node-or-better uplift。这个方法同样适用于 RISC-V、CPO、HBM-on-Logic、DDR6/LPDDR6 和端侧 AI。最终输出不是荐股，而是一个叙事质检结果：哪些指标可信、哪些定义不清、哪些还缺工程证据、哪些需要等 3-7 年产品周期验证。